[VHDL编程] CLOCK

说明：基于FPGA的多功能电子时钟的设计很经典的哦-FPGA-based multi-functional electronic clock designs are very classic Oh
<xhb> 在 2025-05-21 上传 | 大小：425kb | 下载：0

[VHDL编程] xianshi

说明：spartan-3e lcd 字符滚动显示-spartan-3e lcd display characters rolling
<柯富茗> 在 2025-05-21 上传 | 大小：425kb | 下载：0

[VHDL编程] hdb3_codedecode

说明：用VERILOG实现的，hdb3编码器和解码器，经过前仿真和后仿真成功-Achieved with the VERILOG, hdb3 encoder and decoder, after a successful pre-simulation and post simulation
<Along> 在 2025-05-21 上传 | 大小：425kb | 下载：0

[VHDL编程] FPGA

说明：fpga时延与定时控制,描述了设计时的注意事项-FPGA time delay and timer control
<hongshan> 在 2025-05-21 上传 | 大小：425kb | 下载：0

[VHDL编程] Virtex-5-FPGA_DDR2_SDRAM_data

说明：Virtex-5 FPGA实现的高性能 DDR2 SDRAM数据采集，需要对V5有一定基础的人学习-Virtex-5 FPGA DDR2 SDRAM to achieve high-performance data acquisition, the need for V5 have to learn some basic
<apple_rao> 在 2025-05-21 上传 | 大小：426kb | 下载：0

[VHDL编程] FPGA_CMOS

说明：基于FPGA的CMOS图像感器IA_G3驱动电路的研究-FPGA and CMOS image sensor IA_G3 drive circuit
<qinxiangfu> 在 2025-05-21 上传 | 大小：426kb | 下载：0

[VHDL编程] VGA_interface

说明：采用FPGA控制VGA的借口，采用Verilog编写，Quartus II编译，恰当配置后开发板可以与显示器相连显示图像-Using FPGA to control VGA excuse, Verilog prepared, Quartus II compilation, the proper development board can be configured to display an image attached to the
<Eason> 在 2025-05-21 上传 | 大小：426kb | 下载：0

[VHDL编程] Syn_FIFO(wanzheng)

说明：基于IPcore的同步FIFO的编写。读写数据位宽都为8bit，深度为32.-Based IPcore synchronous FIFO preparation. Read and write data width are 8bit, a depth of 32.
<杨杨> 在 2025-05-21 上传 | 大小：426kb | 下载：0

[VHDL编程] mux

说明：利用velilog语言，进行乘法器的设计-velilog language, multiplier design
<leandia> 在 2025-05-21 上传 | 大小：426kb | 下载：0

[VHDL编程] fenpin

说明：FPGA 控制步进电机 采用分频发设计控制端-Frequent FPGA to control stepping motor points
<lr> 在 2025-05-21 上传 | 大小：426kb | 下载：0

[VHDL编程] verilab_dvcon2012_uvm_cooper

说明：Getting Started with UVM by Verilab
<tangoprj> 在 2025-05-21 上传 | 大小：426kb | 下载：0

[VHDL编程] FPGA_红外遥控系统设计

说明：上电后我们的设计会发一次我们给定的数据码，然后在接受模块会接受到其发送的数据并在数码管上显示出来,之后我们可以用我们我的遥控键盘来发送数据,接收模块接收显示出来.(After power up, our design will send a given data code, then the receiving module will accept the data that it sends and display it on the
<硅渣渣> 在 2025-05-21 上传 | 大小：426kb | 下载：0