[VHDL编程] fenpinqi

说明：基于VHDL 语言的分频器设计， EDA； CPLD； VHDL； 仿真-Divider based on VHDL language design, EDA CPLD VHDL Simulation
<damon> 在 2025-07-16 上传 | 大小：427kb | 下载：0

[VHDL编程] cyc2_cii51005

说明：for Cyclone II FPGA
<Akram> 在 2025-07-16 上传 | 大小：427kb | 下载：0

[VHDL编程] 1024FFT-verilog-hdl

说明：基于spartan 3e 的IFFT算法verilog HDL程序-Based on the verilog 3e Spartan IFFT algorithm of HDL program
<caizhixiang> 在 2025-07-16 上传 | 大小：427kb | 下载：0

[VHDL编程] verilog-process

说明：led_count 1-60显示数码管 s1按键复位-led_count 1-60 s1 digital display reset button
<hezel> 在 2025-07-16 上传 | 大小：427kb | 下载：0

[VHDL编程] cpld_dsk

说明：TMS320C6416T DSK开发板的CPLD源程序，经测试编译通过并且下载成功。
<lizhibin> 在 2025-07-16 上传 | 大小：427kb | 下载：0

[VHDL编程] light

说明：道路交通灯VHDL源代码，红黄绿三种交通灯四个路口的程序设计。下载到实验板上实现交通灯的切换-Road traffic lights VHDL source code, four red, yellow, and green traffic light intersections program. Downloaded to the experimental realization of traffic lights switch
<ivy> 在 2025-07-16 上传 | 大小：427kb | 下载：0

[VHDL编程] dzim

说明：电子密码锁 基于FPGA设计的电子密码锁是一个小型的数字系统，与普通机械锁相比，具有许多独特的优点：保密性好，防盗性强，可以不用钥匙，记住密码即可开锁等。目前使用的电子密码锁大部分是基于单片机技术，以单片机为主要器件。在实际应用中，程序容易跑飞，系统的可靠性较差。本文介绍的一种基于现场可编辑门阵列FPGA器件的电子密码锁的设计方法，采用VHDL语言对系统进行描述，并在EP3C10E144C8上实现。-password lock FPGA-based design of the elect
<zhu> 在 2025-07-16 上传 | 大小：427kb | 下载：0

[VHDL编程] VGA

说明：VGA实验 FPGA Design - Best Practices- FPGA Design- Best Practices
<李宁> 在 2025-07-16 上传 | 大小：427kb | 下载：0

[VHDL编程] AIC23_Configure_Test

说明：用verilog写的关于AIC23的配置程序，在板子上已经验证通过。-Verilog to write about AIC23 configuration program, the board has been verified.
<张亚洲> 在 2025-07-16 上传 | 大小：427kb | 下载：0

[VHDL编程] jiaotongdeng

说明：状态机实现十字路口的交通灯红黄绿 代码中用八位的led高三位灯分别表示a路口的红黄绿低三位表示b路口的红黄绿-State machine to achieve the crossroads of traffic lights red yellow and green code with eight high three LED lights denote a junction of red, yellow, and green the lower three b junction of red
<小白菜> 在 2025-07-16 上传 | 大小：427kb | 下载：0

[VHDL编程] Low-Power-FIR-Filter

说明：FIR滤波在数字信号领域中很大作用。这个源码很大帮助VHDL工程师或学习者。里面包含说明书。-This report investigates the power consumption of digital arithmetic circuits for use in the design and implementation of a 15-tap programmable Finite Impulse Response (FIR) filter.
<金铁男> 在 2025-07-16 上传 | 大小：427kb | 下载：0

[VHDL编程] crc

说明：基于FPGA VerilogHDL 的crc的算法。-Crc algorithm based on FPGA VerilogHDL.
<TAN> 在 2025-07-16 上传 | 大小：427kb | 下载：0