[VHDL编程] ModularDesign

说明：一个简单的Modular Design设计,源代码，分别用Verilog和VHDL两种语言描述，本设计顶层模块由3个子模块组成.-Modular Design of a simple design, source code, respectively, with Verilog and VHDL descr iption of the two languages, the design of top-level module from
< 程凯> 在 2025-05-11 上传 | 大小：406kb | 下载：0

[VHDL编程] UpDownCounter

说明：an up down counter in verilog
<ash> 在 2025-05-11 上传 | 大小：406kb | 下载：0

[VHDL编程] LOCK

说明：基于EP1C6Q240的密码锁设计，简单易懂，调试通过，基于quartus6.0-Based on EP1C6Q240 password lock design, easy to understand, debug through, based on quartus6.0
<> 在 2025-05-11 上传 | 大小：407kb | 下载：0

[VHDL编程] cordic

说明：This paper proposes an efficient FPGA implementation of a common CORDIC architecture for circular and linear coordinates.it s very helpfull in the FPGA design about CORDIC!
<李明> 在 2025-05-11 上传 | 大小：407kb | 下载：0

[VHDL编程] SEG_Dynamic

说明：此实验中，实现了4连体共阴数码管的动态显示。被显示的数据是以2Hz的频率递增的。每个数码管中的小数点也会以2Hz的频率循环点亮。-This experiment, to achieve the 4 piece of negative dynamic digital display. The data is being displayed increasing the frequency of 2Hz. Each LED will tak
<王晨> 在 2025-05-11 上传 | 大小：407kb | 下载：0

[VHDL编程] shim-sound

说明：how to make sound with PWM from chip memory
<Vladimir> 在 2025-05-11 上传 | 大小：407kb | 下载：0

[VHDL编程] xapp928

说明：Digital Display Panel Reference Design
<john sailman> 在 2025-05-11 上传 | 大小：407kb | 下载：0

[VHDL编程] trivium

说明：It s trivium stream cipher
<Hadi> 在 2025-05-11 上传 | 大小：407kb | 下载：0

[VHDL编程] VGA_pll

说明：基于FPGA VGA 时钟的设计,关于pll的设计，可以参考一下-The PLL of vga use in FPGA
<jason> 在 2025-05-11 上传 | 大小：407kb | 下载：0

[VHDL编程] 1286400

说明：VHDL FPGA128*64显示中文撤程序 下载试验均已成功-VHDL FPGA128* 64 display Chinese withdrawal program download trials have been successful
<赵音> 在 2025-05-11 上传 | 大小：407kb | 下载：0

[VHDL编程] verilog_LCD12864

说明：LCD12864显示汉字 verilog 语言-LCD12864 display Chinese characters verilog language
<王先生> 在 2025-05-11 上传 | 大小：407kb | 下载：0

[VHDL编程] UART

说明：uart程序包含了串口的VERILOG程序以及测试代码-The program contains the serial uart VERILOG program and test code
<钱红> 在 2025-05-11 上传 | 大小：407kb | 下载：0