[VHDL编程] Crash.the.Simulation.Barrier

说明：确实是 介绍synplicity.的一本好书-synplicity.synplicity.
<tang> 在 2025-06-11 上传 | 大小：406kb | 下载：0

[VHDL编程] key_4x4scan_zc

说明：实现了4x4键盘功能，有利于初学者学习4x4键盘，采用文本编辑的，利用quartus -Achieved a 4x4 keyboard functionality will help beginners learn 4x4 keyboard, using a text editor, using quartus ii
<ad> 在 2025-06-11 上传 | 大小：406kb | 下载：0

[VHDL编程] modu

说明：this the verilog code that performs the modulus function ... most importantly it is synthesisable... uses the repeated sub algorithm-this is the verilog code that performs the modulus function ... most importantly it is synthesisable... uses the repe
<mma32> 在 2025-06-11 上传 | 大小：406kb | 下载：0

[VHDL编程] CODE

说明：TCD1206图像传感器 VHDL 驱动说明及编程设计-TCD1206 VHDL
<ilmonica> 在 2025-06-11 上传 | 大小：406kb | 下载：0

[VHDL编程] muart_latest.tar

说明：vhdl minimal uart core
<Joe> 在 2025-06-11 上传 | 大小：406kb | 下载：0

[VHDL编程] crack

说明：Altera full crack for quartus and nios
<babak> 在 2025-06-11 上传 | 大小：406kb | 下载：0

[VHDL编程] ad5348controller

说明：TI公司生产的8通道12位的高速DAC，AD5348，用VHDL状态机法控制-TI company' s 8-channel 12-bit high speed DAC, AD5348, used for controlling a state machine VHDL
<jeffery> 在 2025-06-11 上传 | 大小：406kb | 下载：0

[VHDL编程] NET2

说明：FPGA中DM900A以太网控制器驱动程序开发-FPGA, DM900A Ethernet Controller Driver Development
<wanderer> 在 2025-06-11 上传 | 大小：406kb | 下载：0

[VHDL编程] CCD-driver

说明：CCD芯片驱动VHDL程序，
CCD型号TC253SPD -CCD chip driver VHDL program, CCD models TC253SPD
<路政西> 在 2025-06-11 上传 | 大小：406kb | 下载：0

[VHDL编程] lowpowerfir

说明：This is low power FIR filter, implemented on FPGA Spartan 3 E kit and usin VHDL as the language
<gurhans> 在 2025-06-11 上传 | 大小：406kb | 下载：0

[VHDL编程] Counter

说明：用VERILOG语言实现的74*163 计数器，代码十分简单易懂，适合数字逻辑电路实验的初学者-With the VERILOG language implementation of the 74* 163 counter, the code is very simple and easy to understand, suitable for digital logic circuit experiment for beginners
<仲崇鑫> 在 2025-06-11 上传 | 大小：406kb | 下载：0

[VHDL编程] 2DPSK-linan

说明：全数字2DPSK调制解调系统，为VHDL语言。包括512分频器，M序列发生器等。整个过程完成2DPSK的调制与解调。-The full the digital 2DPSK modem system for the VHDL language. Including the 512 divider, the M-sequence generator. The whole process is completed 2DPSK modulation and demodulation.
<> 在 2025-06-11 上传 | 大小：406kb | 下载：0