资源列表
[VHDL编程] simple h264 vhdl encoder
说明:simple h264 encoder,source code and test code in vhdl,简单h264 硬件编码器,源代码及测试,vhdl语言<lida1204@gmail.com> 在 2011-01-06 上传 | 大小:389.92kb | 下载:0
[VHDL编程] 串口通信收发模块
说明:verilog编写的串口通信的接收模块和发送模块,经过仿真有效<hjchen5949> 在 2012-06-12 上传 | 大小:389.18kb | 下载:0
[VHDL编程] flashforsopcbuilder
说明:NIOS II IDE 编程, FLASH测试程序,仅供参考。-NIOS II programming IDE, FLASH testing procedures, for information purposes only.<张建> 在 2025-07-06 上传 | 大小:389kb | 下载:0
[VHDL编程] SPIBusVerilog
说明:SPI串行总线接口的Verilog实现,详细讲解实现过程。-SPI serial bus interface Verilog realization elaborate on the realization of the process.<zhlm88> 在 2025-07-06 上传 | 大小:389kb | 下载:0
[VHDL编程] flash_controller
说明:Altera下的FPGA运行Nios处理器的flash控制器-Altera<lzm> 在 2025-07-06 上传 | 大小:389kb | 下载:0
[VHDL编程] telephone
说明:利用verilog语言设计公共电话共包括以下几个状态:挂机、待机、身份确认、修改密码、通话等五个状态。内含详细的源码以及设计过程、模块-The use of public telephones were verilog language design include the following states: hang up, standby, identification, change passwords, call the five states. Includes a detailed<> 在 2025-07-06 上传 | 大小:389kb | 下载:0
[VHDL编程] ripple_carry_counter
说明:verilog 语言的简单的4为脉动进位计数器,附带仿真的激励块-verilog language into a simple 4-bit counter for the pulse, with the incentive simulation block<qirui> 在 2025-07-06 上传 | 大小:389kb | 下载:0
[VHDL编程] Quartus7.1_licence
说明:A way to evalulate Quartus 7.1<efarem> 在 2025-07-06 上传 | 大小:389kb | 下载:0
[VHDL编程] sata_controller_core_latest.tar
说明:VHDL for SATA 2.0, used for FPGA<abc4329803 > 在 2025-07-06 上传 | 大小:390kb | 下载:0