[VHDL编程] RS232

说明：RS232的一个verilog程序。
<xuyuanzhi0101@126.com> 在 2010-09-09 上传 | 大小：374.63kb | 下载：0

[VHDL编程] Verilog_EXAMPLE

说明：
<sky> 在 2025-06-01 上传 | 大小：374kb | 下载：0

[VHDL编程] TFT_LCD_IP

说明：TFT_LCD控制电路CPLD_IP设计-certified CPLD_IP control circuit design
<陈光荣> 在 2025-06-01 上传 | 大小：374kb | 下载：0

[VHDL编程] hdlc

说明：该工程是基于verilog hdl 语言编写的帧传输协议HDLC帧的发送端代码，会用QUATUSII的人都应该知道如何使用，希望能给你带来帮助-The project is based on the language verilog hdl fr a me transmission protocol HDLC fr a me of this generation- Codes will be used QUATUSII people s
<何丹萍> 在 2025-06-01 上传 | 大小：374kb | 下载：0

[VHDL编程] VHDL_Study_zhejiang

说明：浙江大学的VHDL中文教程，共127页，PPT课件，是教学和快速入门的重要参考资料-Zhejiang University Chinese VHDL Tutorial, a total of 127, PPT courseware, teaching and Quick Start is an important reference
<okblack> 在 2025-06-01 上传 | 大小：374kb | 下载：0

[VHDL编程] onehehe

说明：verilog设计的4位频率计，可以测量方波、三角波、正弦波；测量范围10Hz～10MHz，测量分辨率1Hz，测量误差1 Hz；测量通道灵敏度50mv-Verilog design Cymometer 4, can be measured square wave, triangle wave, sine wave measuring range 10Hz ~ 10MHz, measurement resolution of 1Hz,
<oywj> 在 2025-06-01 上传 | 大小：374kb | 下载：0

[VHDL编程] Time

说明：24小时时钟设计程序，含有时，分，秒的电路设计，基于VHDL语言，用Quartus 2程序实现。-24-hour clock design process, with hour, minute, second circuit design, based on the VHDL language, using Quartus 2 program.
<张苏昕> 在 2025-06-01 上传 | 大小：374kb | 下载：1

[VHDL编程] myclock

说明：用VHDL语言实现一个能显示时、分、秒的时钟：可分别进行时和分的手动校正；12小时、24小时计时制可选，12小时制时有上下午指示；当计时到预定时间（此时间可手动设置）时，扬声器发出闹铃信号，闹铃时间为10秒，可提前终止闹铃。-VHDL language used to achieve a display hours, minutes and seconds of the clock: when can be manually corre
<旭东> 在 2025-06-01 上传 | 大小：374kb | 下载：0

[VHDL编程] ZHEJIANG_VHDL

说明：浙江大学的VHDL讲义，内容翔实丰富，对想掌握这门语言的同学用处极大，我觉得不错，与大家一同分享。-Materials, Zhejiang University of VHDL, rich informative, and would like to master the language the students use great, I feel good to share with you.
<王强> 在 2025-06-01 上传 | 大小：374kb | 下载：0

[VHDL编程] image_ver_main

说明：The design of multi level sensor is mostly based on FSM controller-The design of multi level sensor is mostly based on FSM controller
<kalyan> 在 2025-06-01 上传 | 大小：375kb | 下载：0

[VHDL编程] 1

说明：基于USB接口的边界扫描测试控制器设计,很实用，值得参考。-jtag tap controller
<mojhui> 在 2025-06-01 上传 | 大小：375kb | 下载：1

[VHDL编程] control_tube

说明：定义LX6系列针脚，并实现计时器，最大可以数到60min，局限于只有四个tube(Define the LX6 series pin and implement the timer,)
<VVDD> 在 2025-06-01 上传 | 大小：375kb | 下载：0