资源列表

« 1 2 ... .96 .97 .98 .99 .00 1601.02 .03 .04 .05 .06 ... 4310 »

[VHDL编程movebyvoice

说明:凌阳单片机的语音控制代码。通过语音控制小车的运动。-Sunplus SCM voice control code. Trolley through voice control of the movement.
<周东文> 在 2025-06-02 上传 | 大小:372kb | 下载:0

[VHDL编程D_Clock

说明:数字钟的主要功能有年月日时分秒的显示输出功能和对日期及时间进行设置的功能,还可以有整点报时等功能。设计数字钟的核心问题是时钟日期的自动转换功能。即自动识别不同月份的天数的控制。据此可以设计一个如图1所示结构的数字钟,该数字钟包括校时模块、时分秒计时模块、年月日模块、和输出选择模块。-digital clock is the main function Minutes date when the output function and t
<送水的> 在 2025-06-02 上传 | 大小:372kb | 下载:0

[VHDL编程taxi

说明:在Quatus下用VerilogHDL语言编写,实现出租车计价器功能-VerilogHDL in Quatus using language to achieve functional Taximeter
<baohaitao> 在 2025-06-02 上传 | 大小:372kb | 下载:0

[VHDL编程teach

说明:VHDL使用教程很好值得下载共享语法很全面-VHDL Tutorial good use of grammar is worth sharing to download very comprehensive
<王永顺> 在 2025-06-02 上传 | 大小:372kb | 下载:0

[VHDL编程VHDL

说明:VHDL培训教程,很好很强大! VHDL培训教程,很好很强大!-vhdlvhdlvhdlvhdlvhdlvhdlvhdlvhdlvhdlvhdlvhdlvhdlvhdl
<guoguo> 在 2025-06-02 上传 | 大小:372kb | 下载:0

[VHDL编程fequency

说明:基于CPLD的等精度数度频率计,可以通过外设功能按键实现,频率、相位、占空比等参数的测量。-CPLD based on the number of degrees of accuracy, such as frequency meter, key peripheral functions can be achieved, frequency, phase, duty cycle measurement of parameters suc
<dzt> 在 2025-06-02 上传 | 大小:372kb | 下载:0

[VHDL编程rams

说明:several examples of accessing SRAM in Spartan3
<lyle> 在 2025-06-02 上传 | 大小:372kb | 下载:0

[VHDL编程i2c_slave

说明:使用verilog语言实现I2C Slave功能模块,带有地址匹配和8位寄存器和8位数据读写。-verilog HDL I2C Slave function module with address matching and eight 8-bit data registers and write.
<joans> 在 2025-06-02 上传 | 大小:373kb | 下载:0

[VHDL编程test-series-10010

说明:用于检测序列10010的程序,Verilog的状态机练习-Used to test series 10010 program, Verilog state machine practice
<王佳> 在 2025-06-02 上传 | 大小:373kb | 下载:0

[VHDL编程LCD12864

说明:LCD12864汉字显示,用Verilog实现控制LCD12864显示汉字-LCD12864 Chinese character display, using Verilog achieve control LCD12864 display Chinese characters
<jimm> 在 2025-06-02 上传 | 大小:373kb | 下载:0

[VHDL编程digital-clock

说明:vhdl文件,实现数字钟,以及其顶层设计图-This package contains the VHDL file, can realize the digital clock, contains the top-level design
<Jack> 在 2025-06-02 上传 | 大小:373kb | 下载:0

[VHDL编程ADC实验

说明:基于stm32开发平台的,模拟ad采样程序设计,可直接下载使用(stm32 zhijiexiazaishiyong)
<niaowang> 在 2025-06-02 上传 | 大小:373kb | 下载:0
« 1 2 ... .96 .97 .98 .99 .00 1601.02 .03 .04 .05 .06 ... 4310 »

源码中国 www.ymcn.org