[VHDL编程] DESIGN-AND-IMPLEMENTATION-OF-DIFFERENT-MULTIPLIER

说明：DESIGN AND IMPLEMENTATION OF DIFFERENT MULTIPLIERS USING VHDL
<Christoffer> 在 2025-06-04 上传 | 大小：371kb | 下载：0

[VHDL编程] SEG_Dynamic

说明：用vhdl实现四位数码管的程序，可用于计时等功能，绝对可用-well,my english is so poor that i can not translate it
<你大爷> 在 2025-06-04 上传 | 大小：371kb | 下载：0

[VHDL编程] Elevator-automatic-control-program

说明：电梯自动控制程序Elevator automatic control programElevator autoElevator automatic control programmatic control program-Elevator automatic control program Elevator automatic Elevator automatic control programcontrol program
<chen xiang> 在 2025-06-04 上传 | 大小：371kb | 下载：0

[VHDL编程] stack

说明：设计了一个深度为64，字长为16_bit堆栈，要求有栈空、栈满和栈溢出信号。试以双向移位寄存器结构或存储器结构的电路结构方式设计完成电路，并说明它的特点。-Designed with a depth of 64, the word length is 16_bit stack, stack empty, stack full and stack overflow signal. Trial to the way of bi-directional shift register or memory
<张明> 在 2025-06-04 上传 | 大小：371kb | 下载：0

[VHDL编程] rxtx

说明：使用Verilog语言实现的rx转tx，下载使用的时候请您关注下你的所选的FPGA的型号-Use Verilog language rx turn tx, download your concern under the model of the selected FPGA
<sunshine> 在 2025-06-04 上传 | 大小：371kb | 下载：0

[VHDL编程] lcd_driver

说明：利用FPGA实现lcd 显示 “龙” 字-The use of FPGAs to achieve lcd Dragon "
<露电子> 在 2025-06-04 上传 | 大小：371kb | 下载：0

[VHDL编程] sram_5_successed

说明：存储器SRAM读写程序，将数字信号存入SRAM-Memory SRAM read and write procedures, the digital signal into the SRAM
<sujy> 在 2025-06-04 上传 | 大小：371kb | 下载：0

[VHDL编程] Voice-storage-and-playback-system

说明：基于DE2开发板的语音存储和回放系统，包括整个工程的所有源文件，使用的quarters软件。-Based on the DE2 board voice storage and playback system, including all of the source files of the entire project, the quarters software.
<> 在 2025-06-04 上传 | 大小：371kb | 下载：0

[VHDL编程] 1602

说明：LCD1602液晶屏显示，用verilog HDL实现。-1602 LCD display
<木子宝宝go> 在 2025-06-04 上传 | 大小：371kb | 下载：0

[VHDL编程] synchronism_design

说明：信号进入不同时钟域时的同步处理的例子，请有需要的借鉴参考-Example of the synchronization signal into different clock domains, there is a need to draw reference
<张炽> 在 2025-06-04 上传 | 大小：371kb | 下载：0

[VHDL编程] EDA-Clock

说明：基本功能： 1、输入1KHZ的时钟； 2、能显示时、分、秒，24小时制； 3、时和分有校正功能； 4、当计时器运行到59分49秒开始报时，每鸣叫1s就停叫1s，共鸣叫6响；前5响为低音，频率为500HZ；最后一响为高音，频率为1KHZ； 5、可设定夜间某个时段不报时； 6、设定闹钟。 -Basic functions: input 1kHz clock 2, display hours, minutes, seconds, 24-hour clock 3, hou
<李伟> 在 2025-06-04 上传 | 大小：371kb | 下载：0

[VHDL编程] clock-pro

说明：一款用verilog 编写在经典时钟程序，很好用，和大家分享了-A verilog prepared in the classic clock program, easy to use, and to share with you! ! !
<*飞> 在 2025-06-04 上传 | 大小：371kb | 下载：0