[VHDL编程] VHDLadderdoc

说明：为了减轻大家负担，在次把带进位输入的8位加法计数器上传，希望能出分；力-In order to alleviate the burden on everyone, in time to enter into an 8-bit adder counter From the hope of a points force
<段> 在 2025-12-31 上传 | 大小：368kb | 下载：0

[VHDL编程] altera_up_avalon_character_lcd

说明：LCD例程 altera官方Verilog代码 详尽简单实用-LCD routines altera official Verilog code is simple and practical details
<柳春青> 在 2025-12-31 上传 | 大小：368kb | 下载：0

[VHDL编程] sequentialcircuits

说明：vhdl编程国外教程，英文版，集成电路时序逻辑编写-vhdl programming tutorial abroad, English, integrated circuits, sequential logic to prepare
<Kevin> 在 2025-12-31 上传 | 大小：368kb | 下载：0

[VHDL编程] Timingbook

说明：Timing design for FPGA. Good document for advance learner of FPGA.
<Frank Liu> 在 2025-12-31 上传 | 大小：368kb | 下载：0

[VHDL编程] GL830

说明：USB2.0转sata-GL830 资料-USB2.0 to sata-GL830
<guoyuanyu> 在 2025-12-31 上传 | 大小：368kb | 下载：0

[VHDL编程] XSA-PS2KBD

说明：ps2 keyboard vhdl project
<dumbmage> 在 2025-12-31 上传 | 大小：368kb | 下载：0

[VHDL编程] s_clock

说明：时钟，从一小时开始，也可实现倒计时，使用了8个数码管-Clock, an hour from the start, but also realize the countdown, the use of the 8 digital tube
<xu> 在 2025-12-31 上传 | 大小：368kb | 下载：0

[VHDL编程] RS232

说明：PLD 竞赛中 alter de0开发板 自带的R232 串口驱动程序 用于高速传输-Competition alter de0 PLD development board comes with R232 serial port driver for high-speed transmission
<mars> 在 2025-12-31 上传 | 大小：368kb | 下载：0

[VHDL编程] vga

说明：QUARTUSII 环境 内容为整个工程 ，可以直接用 VHDL 实现VGA通讯-QUARTUSII environmental elements for the entire project, you can directly communicate with the VHDL implementation of VGA
<vanessa> 在 2025-12-31 上传 | 大小：368kb | 下载：0

[VHDL编程] Sum

说明：4位二进制数加法器，利用拨码开关作为输入，7段数码管作为输出。-4 binary adder, using DIP switches as input, 7-segment LED as output
<孙祥龙> 在 2025-12-31 上传 | 大小：368kb | 下载：0

[VHDL编程] communication-controller

说明：该异步通信控制器主要采用状态机设计完成。包括异步发送端和异步接收端。可异步进行信号的收发-The asynchronous communication controller mainly USES the state machine design completed. Including asynchronous the sender and receiver asynchronous. Can signal to send and receive the asynchronous
<张博> 在 2025-12-31 上传 | 大小：368kb | 下载：0

[VHDL编程] 12

说明：基于VHDL的四位出发起的设计，经过仿真和验证，并在FPGA上实现-VHDL AND DIVDER DESIGN
<wangding> 在 2025-12-31 上传 | 大小：368kb | 下载：0