[VHDL编程] GPS-FPGA源代码

说明：这个是基于ALTERA-FPGA的GPS程序实例，
<chrisrea> 在 2011-07-13 上传 | 大小：369.08kb | 下载：1

[VHDL编程] FPGA-CPLD_DesignTool(5-6)

说明：FPGA-CPLD_DesignTool(example5-6),需要的朋友可以下载-FPGA-CPLD_DesignTool (example5-6), a friend in need can be downloaded
<磊> 在 2025-08-03 上传 | 大小：369kb | 下载：0

[VHDL编程] DPA_4_TrafficLight

说明：用VHDL实现交通灯的功能 很实用的 我认为比其他的的交通灯程序更好
<郭海东> 在 2025-08-03 上传 | 大小：369kb | 下载：0

[VHDL编程] serial

说明：基于VHDL的串口通信 基于VHDL的串口通信-VHDL-based serial communication based on VHDL Serial Communication
<戴明> 在 2025-08-03 上传 | 大小：369kb | 下载：0

[VHDL编程] paomadeng

说明：基于VHDL语言的4X4键盘 通过仿真 可用-keyboard
<fanglu> 在 2025-08-03 上传 | 大小：369kb | 下载：0

[VHDL编程] gpsfpga

说明：gps design using fpga project thesis very useful
<venkata> 在 2025-08-03 上传 | 大小：369kb | 下载：0

[VHDL编程] first-follow

说明：first follow集合生成器 我晕。还嫌我说的少-first bu jiushi shang chuan dong xi ma
<王维> 在 2025-08-03 上传 | 大小：369kb | 下载：0

[VHDL编程] ad0809

说明：adc0809 转换，verilog代码-adc0809 conversion, verilog code
<qly> 在 2025-08-03 上传 | 大小：369kb | 下载：0

[VHDL编程] _50MHz--1Hz

说明：分频电路，可将DE2板子上的50MHz分为1Hz输出，绝对可行，附有仿真程序！-Divider circuit can be divided into the DE2 board 1Hz output on 50MHz, absolutely feasible, with a simulation program!
<wancaihong> 在 2025-08-03 上传 | 大小：370kb | 下载：0

[VHDL编程] DFlipFlop

说明：实现双D触发器，已经通过验证，可以实现一般的功能，放心使用-Dual D flip-flop
<陈敏华> 在 2025-08-03 上传 | 大小：370kb | 下载：0

[VHDL编程] learn2

说明：verilog i2c通讯协议，包括工程文件，可以直接打开-verilog i2c communication protocols, including the project file, you can directly open
<tzn> 在 2025-08-03 上传 | 大小：370kb | 下载：0

[VHDL编程] Multiplier

说明：复用全加器来实现乘法器, 通过从右到左互为输入输出，实现低位计算。最左向高位输出。具体要求请参见附带的PDF。-Multiplexing a multiplier to achieve full adder, input and output by each other right to left, the least significant bits is calculated. Most left output to high. Specific requirements Refer to
<Wind> 在 2025-08-03 上传 | 大小：370kb | 下载：0