[VHDL编程] Pentium

说明：这两个分别是8位乘法器的VHDL语言的实现，并经过个人用QUARTUS的验证，另外一个是奔腾处理器的设计思想-The two were 8 multiplier realization of VHDL language and personal use Quartus After verification, another is a Pentium processor design idea
<citydremer> 在 2025-08-02 上传 | 大小：370kb | 下载：0

[VHDL编程] 15NIOSIIclock

说明：nios num clock verilog code
<dan> 在 2025-08-02 上传 | 大小：370kb | 下载：0

[VHDL编程] NiosII_clock

说明：用NiosII实现的数字钟，经过本人测试运行正常，开发环境：QuartusII6.0和NiosII IDE6.0-NiosII achieved with digital clock, after I run the normal tests, development environment: QuartusII6.0 and NiosII IDE6.0
<王磊> 在 2025-08-02 上传 | 大小：370kb | 下载：0

[VHDL编程] USB2_V

说明：USB2_V例子工程是一个FPGA数据通过USB2.0传输到PC机的示例.-USB2_V example FPGA project is a data transmitted to the PC through the USB2.0 sample machine.
<王陶> 在 2025-08-02 上传 | 大小：370kb | 下载：0

[VHDL编程] 89S52heFPGA

说明：关于verilog 和8052系列单片机的C语言程序 用于点阵型12864显示-fhds pd[dsfkjjklsdff
<yq> 在 2025-08-02 上传 | 大小：370kb | 下载：0

[VHDL编程] 74HC283

说明：74ls283 基于verilog语言的实现 源程序在压缩包的hdl文件夹中-74ls161 language based on the realization of verilog source package in compressed folder hdl
<曹旭> 在 2025-08-02 上传 | 大小：370kb | 下载：0

[VHDL编程] VerilogHDLAD7862

说明：运用VerilogHDL实现AD7862的数据采集设计-VerilogHDL achievement of the use of the data collection design AD7862
<qinbo> 在 2025-08-02 上传 | 大小：370kb | 下载：0

[VHDL编程] LCD1602_cpld_max_vhdl

说明：LCD1602 完整的MAX2 CPLD VHDL 代码，可以直接使用的-LCD1602 MAX2 CPLD VHDL
<myeking> 在 2025-08-02 上传 | 大小：371kb | 下载：0

[VHDL编程] fft

说明：FPGA实现FFT算法的源代码及工程文件，此工程为ISE工程项目。有详细的说明，可以运行。-FPGA Implementation of FFT algorithm source code and project files, this works for the ISE project. There are detailed instructions, you can run.
<> 在 2025-08-02 上传 | 大小：371kb | 下载：0

[VHDL编程] adders

说明：half,full,4,8,10 and 12bit RCA adders
<777end> 在 2025-08-02 上传 | 大小：371kb | 下载：0

[VHDL编程] MUX_8X1

说明：Verilog code for 8X1 Multiplexer
<Rajesh> 在 2025-08-02 上传 | 大小：371kb | 下载：0

[VHDL编程] uart_server

说明：24路串口转1路串口服务程序, 包括FIFO模块，串口接收，发送模块，定时器模块，检测控制模块等。采用Verilog编写-24 way serial ports to 1 serial port, including FIFO module,RX module,TX module, timer module, detection and control module, etc.. Verilog preparation
<wangyu> 在 2025-08-02 上传 | 大小：371kb | 下载：0