[VHDL编程] VHDLadderdoc

说明：为了减轻大家负担，在次把带进位输入的8位加法计数器上传，希望能出分；力-In order to alleviate the burden on everyone, in time to enter into an 8-bit adder counter From the hope of a points force
<段> 在 2025-06-06 上传 | 大小：368kb | 下载：0

[VHDL编程] uart

说明：串口通信程序，硬件描述语言VHDL，代码简洁，功能完善-Serial communication program, hardware descr iption language VHDL, the code simple and functional. . .
<xin> 在 2025-06-06 上传 | 大小：369kb | 下载：0

[VHDL编程] 4_2

说明：4位二进制加法计数器,实现简单的加法功能,最高支持4位,用二进制形式计算.-Counter 4-bit binary addition, addition of simple features, up to 4, with binary calculations.
<寒星> 在 2025-06-06 上传 | 大小：369kb | 下载：0

[VHDL编程] cy7c68013fpga_code

说明：cy7c68013的fpga配置代码，verilog语法-cy7c68013 the fpga configuration code, verilog syntax
<dingxing> 在 2025-06-06 上传 | 大小：369kb | 下载：0

[VHDL编程] uart

说明：QUARTUSII 环境 内容为整个工程 ，可以直接用 VHDL 实现UART通讯-QUARTUSII environmental elements for the entire project, you can directly communicate with the VHDL implementation of UART
<vanessa> 在 2025-06-06 上传 | 大小：369kb | 下载：0

[VHDL编程] digitalclk

说明：用maxplus编写的时钟程序。包括天、时、分、秒-make use of language of maxplus to make a clock.include day,hour,minute,second
<文艺成> 在 2025-06-06 上传 | 大小：369kb | 下载：0

[VHDL编程] AlteraFPGACycloneDemo2DigitalCounter

说明：Example shows how to program Altera FPGA Cyclone Family using VHDL Programming Language
<r0x0r0xff> 在 2025-06-06 上传 | 大小：369kb | 下载：0

[VHDL编程] application-in-card-and-servo-drive

说明：AB相编码器解码接口_PWM输出SOPC方案及其在运动控制卡和伺服驱动器中的应用-AB phase encoder decoder interface _PWM output SOPC program and its application in motion control card and servo drive
<long> 在 2025-06-06 上传 | 大小：369kb | 下载：0

[VHDL编程] 51CTODATALAYERPRODUCE

说明：华为对于数据链路协议的介绍，对于初学者或有意了解华为的人，有很大的帮助。-Huawei for the introduction of data link protocol, a great help for beginners or people interested in understanding the Huawei.
<龙永清> 在 2025-06-06 上传 | 大小：369kb | 下载：0

[VHDL编程] zhl

说明：　 设计一个跑马灯控制器，能够根据外部的拨码开关进行速度控制。在速度控制的基础上，根据外部开关变换跑马灯显示方式。-Design a Marquee controller speed can be controlled according to the external DIP switches. On the basis of the speed control, according to the display mode change Marquee external switch.
<> 在 2025-06-06 上传 | 大小：369kb | 下载：0

[VHDL编程] ALU32

说明：32 bit ALU RTL Code using VHDL
<prasanth> 在 2025-06-06 上传 | 大小：369kb | 下载：0

[VHDL编程] Lvds_lattice

说明：这是基于lattice fpga 芯片的 ttl 24bits（rgb888）模块。简单易懂，修改输出分辨率只需要修改几行宏定义。整个工程文件在diamond2.0版本上编译运行。-This is based on ttl 24bits lattice fpga chip (rgb888) module. Easy to understand and modify the output resolution is only need to change a few lines of macro
<xie> 在 2025-06-06 上传 | 大小：369kb | 下载：0