资源列表
[VHDL编程] add
说明:介绍了carry_chain_adder,carry_skip_adder,ipple_carry_adder三种常用的加法器,采用verilogHDL语言,利用modelsim软件仿真验证,压缩包中包含有流程图-Introduced carry_chain_adder, carry_skip_adder, ipple_carry_adder three commonly used adder, using verilogHDL language, the use of ModelSim sim<yaoyongshi> 在 2025-06-07 上传 | 大小:364kb | 下载:0
[VHDL编程] 61EDA_D408
说明:跑表计时器 用xilinx里的各种软件都实现了一遍-Stopwatch timer with Xilinx<liupeng> 在 2025-06-07 上传 | 大小:364kb | 下载:0
[VHDL编程] TechXclusives-CreatingEmbeddedMicrocontrollers.zi
说明:Xilinx picoBlaze explained<Kraja> 在 2025-06-07 上传 | 大小:364kb | 下载:0
[VHDL编程] communicationFPGADesign
说明:包含matlab和Verilog两中代码:主要功能是关于无线通信的-contain:matlab and Verilog codes about communication<李金澎> 在 2025-06-07 上传 | 大小:364kb | 下载:0
[VHDL编程] fifo2
说明:异步双时钟fifo,vhdl源代码。基本组成是定制的fifo加上空满判断逻辑,基本功能都有-Asynchronous dual clock fifo, vhdl source code. Fifo basic component is a custom air filled with the logic to judge the basic functions are<tangjieling> 在 2025-06-07 上传 | 大小:364kb | 下载:0
[VHDL编程] ISE_lab2(1)
说明:xilinx培训资料,配合相应的PDF文件使用-xilinx training materials, with the corresponding PDF file using the<周明> 在 2025-06-07 上传 | 大小:364kb | 下载:0
[VHDL编程] norflash-model
说明:norflash verilog hdl simulation model<m> 在 2025-06-07 上传 | 大小:365kb | 下载:0
[VHDL编程] L-CLA20_20-code.
说明:DHL CLA20_20 development with the Verilog bit ahead carry adder code.<吴成芯> 在 2025-06-07 上传 | 大小:365kb | 下载:0