[VHDL编程] fir_filter

说明：finite impulse response filter verilog
<Ramanathan.SP.> 在 2025-06-07 上传 | 大小：364kb | 下载：0

[VHDL编程] VGA

说明：用VERILOG编写的一个可以实现VGA显示的程序-Prepared using a VERILOG VGA display program can .....
<王子辰> 在 2025-06-07 上传 | 大小：364kb | 下载：0

[VHDL编程] cctan

说明：用VHDL实现的贪吃蛇功能，有蛇，墙，蛇可以上下左右地移动-VHDL implementation of the Snake with the function of a snake, the wall, the snake can move up and down
<陈楚生> 在 2025-06-07 上传 | 大小：364kb | 下载：0

[VHDL编程] spi_write

说明：一个简单的 SPI 的 verilog 程序 。 包含两个子模块。-A simple SPI' s verilog program. Contains two sub-modules.
<王龙> 在 2025-06-07 上传 | 大小：364kb | 下载：0

[VHDL编程] EDAkeshe--huanhuan

说明：该文件里包含有EDA课程设计波形发生器的设计，可以实现波形发生，对信号的幅度和频率都可调-This file contains the EDA curriculum design waveform generator is designed to achieve waveform of the signal' s amplitude and frequency are adjustable
<huanhuan> 在 2025-06-07 上传 | 大小：364kb | 下载：0

[VHDL编程] 12864

说明：VGA使电脑显示屏 显示动态小人,有四种状态 像是动画一样-VGA show people
<李斯微> 在 2025-06-07 上传 | 大小：364kb | 下载：0

[VHDL编程] bujindianji

说明：
<岚伟> 在 2025-06-07 上传 | 大小：364kb | 下载：0

[VHDL编程] retiming

说明：这篇文章讲述了register retiming技术.这项技术是设计VLSI必须要掌握的技能，另外在基于FPGA设计中，register retiming可以使系统频率上升，提高吞吐量。-This paper describe a register retiming mode for VLSI and FPGA-based design. This mode adopted for design can enhance system throughput and increase system
<salvary> 在 2025-06-07 上传 | 大小：364kb | 下载：0

[VHDL编程] THANH_GHI_DICH_SANG_TAT

说明：thanh ghoi dich sang tat vhdl
<Truong Dung> 在 2025-06-07 上传 | 大小：364kb | 下载：0

[VHDL编程] sin2

说明：一个简单的FPGA读取ROM的仿真程序。-A simple FPGA read ROM of the simulation program.
<df> 在 2025-06-07 上传 | 大小：364kb | 下载：0

[VHDL编程] miaobiao

说明：用VHDL语言实现对FPGA的程序编写，实现秒表功能。-Using VHDL FPGA program written stopwatch function.
<秦丽媛> 在 2025-06-07 上传 | 大小：364kb | 下载：0

[VHDL编程] sp605_pcie_13.2

说明：基于FPGA，pcie开发的源码程序，已经经过测试，上传来给其他爱好者学习交流。- input user_clk, input user_reset, input user_lnk_up, // Tx input [5:0] tx_buf_av, input tx_cfg_req, output tx_cfg_gnt,
<chen> 在 2025-06-07 上传 | 大小：364kb | 下载：0