资源列表
[VHDL编程] CatchCadCoordinate
说明:捕获CAD中鼠表的位置坐标,用VS STADIO 开发 -catch mice CAD table position coordinates with the development of VS STADIO<hg> 在 2025-06-08 上传 | 大小:347kb | 下载:0
[VHDL编程] verilogdesign
说明:包含大量得实例,用于学习verilog语言.-Contains a large number of examples for learning Verilog language.<dong> 在 2025-06-08 上传 | 大小:347kb | 下载:0
[VHDL编程] CD-ROM-code-(verilog-hdl)
说明:数字信号处理的fpga实现 第2版-光盘源码(verilog HDL)-Fpga implementation of digital signal processing 2nd Edition- CD source (verilog HDL)<周诚> 在 2025-06-08 上传 | 大小:348kb | 下载:0
[VHDL编程] VHDL-lab4
说明:VHDL stands for Very High speed IC Hardware descr iption language.<Madan Neupane> 在 2025-06-08 上传 | 大小:348kb | 下载:0
[VHDL编程] 3_8_decoder_20170407
说明:一个简单的38译码器程序,内附真值表,在本实验例程程序中用于Cyclone 2。(A simple program for 38 decoder.)<何谓因你心醉 > 在 2025-06-08 上传 | 大小:348kb | 下载:0
[VHDL编程] FPGA_实时时钟设计
说明:通过配置DS1302芯片来实现实时时钟的监测,我们通过通过控制2个按键来选择我们要在数码管上显示的时间,按下按键1我们来显示周几,按下按键2来显示年月日,不按显示时分秒,这样显示复合我们的数字表的显示(By configuring DS1302 chip to monitor the real-time clock, we select the time that we want to display on the digital tube by controlling 2 keys. Pres<硅渣渣> 在 2025-06-08 上传 | 大小:348kb | 下载:0
[VHDL编程] memory生成和接口说明
说明:memory生成结构说明文档;使用Verilog语言(Memory generated structure descr iption document)<zhaolinWang> 在 2025-06-08 上传 | 大小:348kb | 下载:0