资源列表

« 1 2 ... .50 .51 .52 .53 .54 1655.56 .57 .58 .59 .60 ... 4310 »

[VHDL编程电子钟clock

说明:用VHDL语言来实现一个电子时钟,可以调时间。小时,分,秒。可以下载到实验箱来运行验证。-use VHDL to achieve an electronic clock, the time can be set aside. Hours, minutes and seconds. Experiments can be downloaded to the box to run test.
<刘卫> 在 2025-06-09 上传 | 大小:345kb | 下载:0

[VHDL编程verilogHDL03

说明:VerilogHDL硬件描述语言之3-VerilogHDL hardware descr iption language 3
<洪诚> 在 2025-06-09 上传 | 大小:345kb | 下载:0

[VHDL编程4bitCounter

说明:VHDL编写的四位加法计数器,可以通过QuartusII环境验证-Prepared by addition VHDL four counters, QuartusII environment through authentication
<夏冬海> 在 2025-06-09 上传 | 大小:345kb | 下载:0

[VHDL编程clock

说明:用VHDL语言写的实时时钟 用数码管显示 基于的控制芯片是EP1C6Q24C08-VHDL language used to write the real-time clock with digital display are based on the control chip EP1C6Q24C08
<周到> 在 2025-06-09 上传 | 大小:345kb | 下载:0

[VHDL编程fifo_2

说明:一个关于FIFO的VERILOG程序。很不错的。-VERILOG a procedure on the FIFO. Very good.
<许健> 在 2025-06-09 上传 | 大小:345kb | 下载:0

[VHDL编程CNT6

说明:用vhdl实现六位数值加法,用quartus||实现编译下载-Using vhdl six numerical addition, with the quartus | | realized compiled download
<kempwangkai> 在 2025-06-09 上传 | 大小:346kb | 下载:0

[VHDL编程SPI

说明:spi master code for fpga quartus altera
<djawad> 在 2025-06-09 上传 | 大小:346kb | 下载:0

[VHDL编程claadder

说明:4 Bit Carry Look Ahead Adder in Verilog.
<KinKer> 在 2025-06-09 上传 | 大小:346kb | 下载:0

[VHDL编程Verilog-HDL-based-signal-generator

说明:应用Verilog进行编写四种波形发生的程序,并结合DE2板与DVCC实验板上的D/A转换器在示波器显示出波形。初步了解Verilog的编程及DE2板的应用,加强对其的实际应用操作能力。-Verilog waveform application process for the preparation of the four occurred, combined with D DE2 board and DVCC experimental board/A converter in the osci
<秦雯> 在 2025-06-09 上传 | 大小:346kb | 下载:0

[VHDL编程Verilog-language-in-ASIC-design

说明:Inout bidirectional port programming based on Verilog language in ASIC design
<刘权> 在 2025-06-09 上传 | 大小:346kb | 下载:0

[VHDL编程ALU

说明:This code contains three architech for only entity
<Hung> 在 2025-06-09 上传 | 大小:346kb | 下载:0

[VHDL编程ARINC429航空总线协议标准

说明:429总线,协议及相关介绍,机载航电设备通讯总线(FPGA implementation ARINC429 protocol using verilog HDL to do a complete ARINC429 communication transceiver protocol,)
<shukuang > 在 2025-06-09 上传 | 大小:346kb | 下载:0
« 1 2 ... .50 .51 .52 .53 .54 1655.56 .57 .58 .59 .60 ... 4310 »

源码中国 www.ymcn.org