[VHDL编程] dwt2d_vhdl

说明：dwt2d_vhdl opencores
<stratel> 在 2011-06-12 上传 | 大小：340.52kb | 下载：1

[VHDL编程] msmg

说明：米字型数码管的编码方法。自动循环显示至少四个以上单词。-M font encoding method of digital control. Automatic cycle show at least four or more words.
<冉禛> 在 2025-09-18 上传 | 大小：340kb | 下载：0

[VHDL编程] PWM

说明：脉冲宽度调制，VHDL代码编写，包括QUARTUSII和MODELSIM工程以及testbench-Pulse width modulation, VHDL coding, including QUARTUSII and ModelSim engineering and Testbench
<horse> 在 2025-09-18 上传 | 大小：340kb | 下载：0

[VHDL编程] 528995200441123245276683

说明：基于fpga的多功能电子钟的设计非常使用希望对大家有帮助啊-FPGA-based multi-functional electronic clock design to use would like to help everyone ah
<xhb> 在 2025-09-18 上传 | 大小：340kb | 下载：0

[VHDL编程] uart_niosII

说明：基于FPGA芯片，在Nios II IDE软件的开发环境下写的NIos II 软核uart源代码！-Based on FPGA chip, the Nios II IDE software development environment written in NIos II soft-core uart source code!
<陈涛> 在 2025-09-18 上传 | 大小：340kb | 下载：0

[VHDL编程] Advanced_Electronic_Design_with_VHDL

说明：One of these files is a design automation guideline with advanced VHDL samples. The material can be used either by beginners as well as by experienced digital designers. The second file teaches how to use PSL assertions in VHDL designs.
<fastachka> 在 2025-09-18 上传 | 大小：340kb | 下载：0

[VHDL编程] FPGAs_in_a_nutshell

说明：This rar files contains the presentation about FPGA and CPLD .
<Tushar> 在 2025-09-18 上传 | 大小：340kb | 下载：0

[VHDL编程] fsk_demodulation

说明：FSK的解调过程，及仿真图形，改变输入可以得到不同的输出结果-FSK demodulation process, and simulation graphics, change the input can have different output
<纪雪莲> 在 2025-09-18 上传 | 大小：340kb | 下载：0

[VHDL编程] FIFO

说明：FPGA实现FIFO模块，用于异步数据处理，作为高速缓冲CACHE-FPGA realization of FIFO module for asynchronous data processing, as the cache CACHE
<王军> 在 2025-09-18 上传 | 大小：340kb | 下载：0

[VHDL编程] C_Based_System_Level_Design

说明：SYSTEMC设计手册 C_Based_System_Level_Design-C_Based_System_Level_Design
<zhang> 在 2025-09-18 上传 | 大小：340kb | 下载：0

[VHDL编程] uart_altera

说明：EPM3128与PC机进行串口通讯。使用VHDL语言描述了RS232C的信号传输过程。-EPM3128 and PC for serial communication. Using VHDL language describes the RS232C signal transmission process.
<tan> 在 2025-09-18 上传 | 大小：341kb | 下载：0

[VHDL编程] 简易数字钟

说明：基于basys3的简易数字钟，可用于vivado开发环境入门，功能有计时和显示模块。(Basys3 based simple digital clock, vivado development environment can be used for entry, function, timing and display module.)
<三斤泽 > 在 2025-09-18 上传 | 大小：341kb | 下载：0