[VHDL编程] CAM

说明：用VHDL编写的程序，关于内容寻址寄存器。是最新的匹配技术，很具有发展前景-VHDL procedures used to prepare, on the content-addressable registers. Is the latest matching technology, it is promising
<关澈> 在 2025-06-14 上传 | 大小：320kb | 下载：0

[VHDL编程] clock

说明：自己编写的一个verilog时钟程序，在xilinx的ISE仿真通过-I have written a Verilog clock procedures, in Xilinx s ISE simulation through
<lg> 在 2025-06-14 上传 | 大小：320kb | 下载：0

[VHDL编程] jiaotong

说明：交通灯控制器的VHDL设计,能控制十字路口的红绿灯转换,通过目标芯片EPF10KLC84-4验证-Traffic lights controller VHDL design, can be controlled by traffic lights at the crossroads of the conversion, through the target chips EPF10KLC84-4 verification
<ellala> 在 2025-06-14 上传 | 大小：320kb | 下载：0

[VHDL编程] VHDL312vh6

说明：包含若干个VHDL小例子，有交通灯，电子琴，简易秒表，等等，交通灯已经测试过，根据自己的需要，稍微改动，很好用！-VHDL contains a number of small example, there is traffic lights, Electronic organ, simple stopwatch, and so on, traffic lights have been tested, according to their own needs, slightly altered,
<lee gilbert> 在 2025-06-14 上传 | 大小：320kb | 下载：0

[VHDL编程] VHDL

说明：
<chenyulinzhu> 在 2025-06-14 上传 | 大小：320kb | 下载：0

[VHDL编程] 190.7_Freq_divider

说明：QUARTUS II环境下VHDL编写的小数点分频器程序，实现190.7分频，可以将50MHz时钟频率分频成约等于2^21Hz频率，方便特殊情况下的运算-QUARTUS II, prepared under the decimal divider VHDL program to achieve 190.7 frequency, you can divide into a 50MHz clock frequency is about equal to 2 ^ 21Hz frequency, eas
<骆东君> 在 2025-06-14 上传 | 大小：320kb | 下载：0

[VHDL编程] cpclock

说明：能显示时、分、秒的简易数字钟，可以同时在6个共阳极数码管上显示，能实异步清0。代码部分-Can display hours, minutes, seconds, simple digital clock, can in the six common anode LED display, to implement asynchronous to 0. Code section
<cpcwest> 在 2025-06-14 上传 | 大小：320kb | 下载：0

[VHDL编程] LIP2251CORE_brom

说明：Verilog BROM Source code
<jc> 在 2025-06-14 上传 | 大小：320kb | 下载：0

[VHDL编程] my_nadfgnd

说明：FPGA上的一个与非门实例程序，通过测试，可以直接运行在fpga开发板上。-A nand gate instance on FPGA program, through the test, can be run directly on the FPGA development board.
<叶红> 在 2025-06-14 上传 | 大小：321kb | 下载：0

[VHDL编程] coder83

说明：基于VHDL的8-3优先编码器模块，din0-din7八位二进制输入编码后输出三位编码结果。采用正逻辑设计，高电平有效。-8-3 priority encoder module, based on VHDL din0- din7 eight binary input encoded output three coding results. Adopt positive logic design, high level effectively.
<杜雨峰> 在 2025-06-14 上传 | 大小：321kb | 下载：0

[VHDL编程] DAC1220

说明：高精度直流信号源，DAC1220，20位分辨率，双极性输出-High-precision DC source, DAC1220,20 bit resolution, bipolar output
<慕容麒脩> 在 2025-06-14 上传 | 大小：321kb | 下载：1

[VHDL编程] matrix点阵

说明：本代码实现了fpga开发板上的点阵开机自检以及点阵扫描(This code realizes the dot matrix opening self-examination on the FPGA development board and the dot matrix scanning to realize the digital tube scanning of the corresponding button control of the FPGA development Edition)
<amunra03 > 在 2025-06-14 上传 | 大小：321kb | 下载：0