[VHDL编程] count10

说明：基于vhdl语言的10进制的计数器程序，应该有用-Vhdl-based language program for 10 binary counter
<郭文记> 在 2025-06-15 上传 | 大小：318kb | 下载：0

[VHDL编程] qiduanshumaguan

说明：利用FPGA实现七段数码管，实现交替闪亮-Using FPGA digital control of Seven and achieving alternating flashing
<羔羊> 在 2025-06-15 上传 | 大小：318kb | 下载：0

[VHDL编程] measure

说明：脉宽测量电路，低电平有效，测量的最大脉宽为256拍，若超出则报溢出-Pulse width measurement circuit, active low, the maximum pulse width measurement 256 film, if overflow beyond the reported
<梅松> 在 2025-06-15 上传 | 大小：318kb | 下载：0

[VHDL编程] Chip_hardware_description_language_related_program

说明：硬件描述语言相关芯片程序源码Chip hardware descr iption language-related program source code-Chip hardware descr iption language-related program source Chip hardware descr iption language-related program source code
<wangqiang> 在 2025-06-15 上传 | 大小：318kb | 下载：0

[VHDL编程] decode3_8

说明：用verilog编写的三八译码器的演示程序，编程环境是xinlinx ise10.1-March Eighth prepared with verilog decoder demo, programming environment is xinlinx ise10.1
<wupeixin> 在 2025-06-15 上传 | 大小：318kb | 下载：0

[VHDL编程] shuzishizhong

说明：用VHDL实现的数字时钟，源代码以调通，能够直接使用！-VHDL implementation of serial communication with the source code to adjust pass, can be used directly!
<向平> 在 2025-06-15 上传 | 大小：318kb | 下载：0

[VHDL编程] 22391187TrackMe

说明：earth java 3d homework-earth java 3d text
<王祖豪> 在 2025-06-15 上传 | 大小：318kb | 下载：0

[VHDL编程] D_chufa

说明：在QuartusII软件环境下，编写的移位寄存器的实现，包含仿真波形；-Quartusii software in the circumstances of the shift register, containing simulation waveforms
<陈颖> 在 2025-06-15 上传 | 大小：318kb | 下载：0

[VHDL编程] pong

说明：Verilog code pong the game
<ivan> 在 2025-06-15 上传 | 大小：318kb | 下载：0

[VHDL编程] FPGA

说明：基于FPGA的高速图像采集／处理卡 主要内容为高性能FPGA作为核心的高速图像采集处理卡的应用-FPGA-based high-speed image acquisition/processing card mainly for high performance FPGA as the core of the high-speed image acquisition and processing card applications
<郭天然> 在 2025-06-15 上传 | 大小：318kb | 下载：0

[VHDL编程] 3

说明：电子数字钟设计实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。-Electronic digital clock is actually a standard frequency (1Hz) to count the counting circuit. Oscillator clock signal through the divider formed second
<wang> 在 2025-06-15 上传 | 大小：318kb | 下载：0

[VHDL编程] 21POINT.tar

说明：21点游戏的FPGA实现，使用VHDL语言，已经测试成功。-21-point game of the FPGA implementation
<heiscsy> 在 2025-06-15 上传 | 大小：318kb | 下载：1