[VHDL编程] FPGA

说明：FPGA系列入门教程，适合初学者，很实用。-Getting Started with FPGA Series tutorials for beginners, very practical.
<闫更辉> 在 2025-06-05 上传 | 大小：9.1mb | 下载：0

[VHDL编程] sopcqrsxtjcjc23874

说明：周立功《SOPC 嵌入式系统基础教程》ppt，这份ppt文件是最完整的。-ZLG " SOPC-based embedded system tutorial" ppt, the ppt file is the most complete.
<林一> 在 2025-06-05 上传 | 大小：9.13mb | 下载：0

[VHDL编程] 091220111singalcpu

说明：用verilog HDL语言或者VHDL语言来编写，实现单周期CPU的设计。能够完成以下十六条指定： add rd, rs, rt addu rd, rs, rt addi rt, rs, imm addiu rt, rs, imm sub rd, rs, rt subu rd, rs, rt nor rd, rs, rt xori rt, rs, imm clo clz slt rd, rs, rt sltu rd, rs, rt slti
<徐帆> 在 2025-06-05 上传 | 大小：9.09mb | 下载：0

[VHDL编程] SPI

说明：verilog写的SPI总线程序，已经通过验证！-verilog write SPI bus program has been validated!
<bixiangru> 在 2025-06-05 上传 | 大小：9.11mb | 下载：0

[VHDL编程] AD_TLC549

说明：verilog AD549 适合初学者 -verilog AD549
<董辉辉> 在 2025-06-05 上传 | 大小：9.08mb | 下载：0

[VHDL编程] PS2_Final

说明：nios ii with ps2 keyboard
<Thanh Minh Ha> 在 2025-06-05 上传 | 大小：9.09mb | 下载：0

[VHDL编程] AD_TLC549

说明：这是用verilogHDL写的AD549的FPGA驱动代码，适用于通常的串行AD芯片-It is written in AD549 verilogHDL the FPGA driver code, applicable to the general serial AD chip
<Bob> 在 2025-06-05 上传 | 大小：9.08mb | 下载：0

[VHDL编程] lcd_system

说明：lcd系统：包含了图片显示、汉字字库、PS2输出的lcd显示系统。-lcd system: Contains pictures show, Chinese character, lcd PS2 output display system.
<刘佳益> 在 2025-06-05 上传 | 大小：9.13mb | 下载：0

[VHDL编程] 11

说明：VHDL出租车计费器设计，课程设计完美通过优秀,文档内容是该课程设计的论文，里面详细介绍了该设计的实现和各个模块的具体实现细节，这是河南科技大学课程设计内容-Taxi meter VHDL design, curriculum design the perfect through the excellent content of the document is that the curriculum design papers, which detailed the specific imple
<wzl> 在 2025-06-05 上传 | 大小：9.12mb | 下载：0

[VHDL编程] AD9640

说明：这是用erilog语言编写的控制100M/150M高速AD9640的程序，适用于FPGA，亲测可用，供参考。-this is a program for FPGA to control AD9640, which is useful by verilog.
<xuliming> 在 2025-06-05 上传 | 大小：9.06mb | 下载：1

[VHDL编程] Verilog-IIC-read-MPU6050-Filter

说明：本代码实现了读MPU6050 三轴6个数据，用其中的GY和AZ、AX结合融合滤波算法，解出X单轴角度，并在黑金开发板的EP4C15F17C8芯片上调试成功，±5°范围内LED灯灭，左右摆动时相应左右灯亮。 顶层模块每隔5ms，发出一个is_read高电平，下面的模块读取一次数据，并计算，更新LED状态。有关计算都用的ip核，占用资源很大。希望对小小小小白有所帮助。 -Verilog codes read 6 axis data of MPU6050, and use GY AZ AX w
<魏溢> 在 2025-06-05 上传 | 大小：9.06mb | 下载：0

[VHDL编程] smg_IP

说明：在DE 2开发板上，编写vhdl语言，建立8段数码管IP核，在nios ii中编写C语言程序，实现8段数码管数码有规律显示。(In the DE 2 development board, the preparation of VHDL language, the establishment of 8 sections of digital tube IP kernel, in Nios II written in C language program, to achieve the 8 sect
<nsl123asd > 在 2025-06-05 上传 | 大小：9.09mb | 下载：0