资源列表
[VHDL编程] dem4bit_hienthi
说明:the verilog source code for being an examble to counts 4-bit number and display in 7-segment.<connit1986> 在 2025-06-17 上传 | 大小:311kb | 下载:0
[VHDL编程] FPGACPLD_protel1
说明:protel fpga常用封装库1,非常难找的-protel fpga library a popular package is very difficult to find the<daijie> 在 2025-06-17 上传 | 大小:311kb | 下载:0
[VHDL编程] FPGACPLD_protel2
说明:protel中fpga封装库2,非常难找的-protel library 2 in fpga package, very difficult to find the<daijie> 在 2025-06-17 上传 | 大小:311kb | 下载:0
[VHDL编程] FPGACPLD_protel3
说明:protel中fpga封装库3,非常难找的-protel library in fpga package three, very difficult to find the<daijie> 在 2025-06-17 上传 | 大小:311kb | 下载:0
[VHDL编程] 16bit_pipeline
说明:16 bit pipeline design by vhdl.<leejp> 在 2025-06-17 上传 | 大小:311kb | 下载:0
[VHDL编程] bin2chuan
说明:在FPGA开发板上座的输出波形的实验,输出波形通过示波器显示出来-// This is an example of a simple 32 bit up-counter called simple_counter.v // It has a single clock input and a 32-bit output port module simple_count(input clock , output reg [31:0] counter_out) always<zhanghf> 在 2025-06-17 上传 | 大小:312kb | 下载:0