[VHDL编程] CY7c68013_fpga_write_sram

说明：FPGA将从CY7C68013读到的数写入SRAM-FPGA will read a few CY7C68013 write SRAM
<简> 在 2025-06-17 上传 | 大小：280kb | 下载：0

[VHDL编程] verilogHDL02

说明：VerilogHDL硬件描述语言系列之2-VerilogHDL Hardware Descr iption Language Series 2
<洪诚> 在 2025-06-17 上传 | 大小：280kb | 下载：0

[VHDL编程] clock_spliter

说明：clock_spliter 採用彈性設計 , 可調整週期寬度.-clock_spliter adopt a flexible design, adjustable width cycle.
<李开华> 在 2025-06-17 上传 | 大小：280kb | 下载：0

[VHDL编程] PhaseNoise

说明：小数分频技术解决了锁相环频率合成器中的频率分辨率和转换时间的矛盾, 但是却引入了严重的相位噪声, 传统的相位补偿方法由于对Aö D 等数字器件的要求很高并具有滞后性实现难度较大。$2 调制器对噪声具有整形的功 能, 因而将多阶的$2 调制器用于小数分频合成器中可以很好地解决他的相位噪声的问题, 大大促进了小数分频技术的 发展和应用。文章最后给出了在GHz 量级上实现的这种新型小数分频合成器的应用电路, 并测得良好的相噪性能。-Fractional-N technology t
<朱成发> 在 2025-06-17 上传 | 大小：280kb | 下载：0

[VHDL编程] FPGA444555443

说明：基于FPGA的全数字锁相环设计,内有设计过程和设计思想-FPGA-based all-digital phase-locked loop design, with the design process and design thinking
<张大明> 在 2025-06-17 上传 | 大小：280kb | 下载：0

[VHDL编程] FPGAphaselockedloopdesign

说明：介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法，详细叙述了其工作原理和设计思想，并用可编程逻辑器件FPGA实现。-Introduce the application of VHDL technical design embedded DPLL road approach, described in detail its working principle and design idea, and programmable logic device FPGA implementation.
<朱雯> 在 2025-06-17 上传 | 大小：280kb | 下载：0

[VHDL编程] 4_1

说明：四选一编程语言，可以自动生成四选一器件。-First elected four programming languages, you can automatically generate a four selected devices.
<周祥娟> 在 2025-06-17 上传 | 大小：280kb | 下载：0

[VHDL编程] ebook_Programming_Verilog_VHDL_Golden_Reference_G

说明：
<rex> 在 2025-06-17 上传 | 大小：280kb | 下载：0

[VHDL编程] pctr

说明：verilog high discr iptive language
<miraj> 在 2025-06-17 上传 | 大小：280kb | 下载：0

[VHDL编程] verilogHDL

说明：
<yun_sui> 在 2025-06-17 上传 | 大小：280kb | 下载：0

[VHDL编程] TCL2543

说明：基于FPGA的TLC2543控制器,采用状态进行控制ADC进行转换-The TLC2543 controller based on FPGA, using state control of ADC conversion
<555> 在 2025-06-17 上传 | 大小：280kb | 下载：0

[VHDL编程] PLLfpgapaper

说明：实现数字锁相环的一篇论文，FPGA实现，用于位同步。-Paper digital PLL, FPGA implementation for bit synchronization.
<陈言> 在 2025-06-17 上传 | 大小：280kb | 下载：0