[VHDL编程] VGA_control_verilogHDL

说明：基于FPGA的VGA控制器设计。对外支持普通VGA接口，以600×480的分辨率和60Hz扫描率为例。对内支持NIOSII软核接口。-FPGA-based VGA controller design. External support ordinary VGA interface, to 600 × 480 resolution and scan rate of 60Hz as an example. Internal support NIOSII soft-core interface.
<Ray ZH> 在 2025-06-16 上传 | 大小：282kb | 下载：0

[VHDL编程] jpeg_vhdl_src

说明：JPEG的硬體設計採用的是VHDL設計,有源碼-JPEG hardware design using VHDL design source code
<黃彥華> 在 2025-06-16 上传 | 大小：282kb | 下载：0

[VHDL编程] debounce

说明：基于VHDL的键盘去抖动电路 基于VHDL的键盘去抖动电路-VHDL-based keyboard to jitter circuit VHDL-based keyboard to jitter circuit
<叶金伟> 在 2025-06-16 上传 | 大小：282kb | 下载：0

[VHDL编程] naozhongsheji

说明：软件开发环境：ISE 7.1i 仿真环境：ModelSim SE 6.0 1. 闹钟设计-Software development environment: ISE 7.1i simulation environment: ModelSim SE 6.0 1. Alarm Clock Design
<许毅民> 在 2025-06-16 上传 | 大小：282kb | 下载：0

[VHDL编程] Led

说明：本程序有效的防止了按键的抖动，可以移植于各种需要按键防抖的程序，本程序是功能为按键防抖16进制减法计数器-debounced counter VHDL
<hide tyou> 在 2025-06-16 上传 | 大小：282kb | 下载：0

[VHDL编程] shift

说明：用VHDL实现一个移位寄存器，是初学者需要掌握的一个简单的程序写法-Using VHDL realization of a shift register is available for beginners need a simple program written
<波波> 在 2025-06-16 上传 | 大小：282kb | 下载：0

[VHDL编程] CY7c68013_fpga_write_sram

说明：CY7c68013_fpga_write_sram 测试工程文件-CY7c68013_fpga_write_sram test project file
<呵呵> 在 2025-06-16 上传 | 大小：282kb | 下载：0

[VHDL编程] divider

说明：由VHDL撰写的强大多功能除频器，只需由上方参数载入除频数N及N的宽度(2的次方)即可使用。 可以除以任意整数，包含奇数。-Written by the powerful multi-functional VHDL divider, just above the parameters included in addition to the frequency width of N, N-(2 power) can be used. Can be divided by any integer,
<Risger> 在 2025-06-16 上传 | 大小：282kb | 下载：0

[VHDL编程] dengjindu

说明：0-100mhz等精度测频，用VHDL实现，编译仿真通过-0-100mhz and other precision frequency measurement, using VHDL implementation, compiled simulation by
<liuxing> 在 2025-06-16 上传 | 大小：282kb | 下载：0

[VHDL编程] cy68013withFPGA

说明：经过验证的代码，关于cy68013 与FPGA进通信作，可以直接综合使用-After verification code into the FPGA on cy68013 and communications for, can be directly integrated use of
<谢好> 在 2025-06-16 上传 | 大小：282kb | 下载：0

[VHDL编程] digital-clock

说明：用FPGA实现数字钟功能，用VHDL语言编写，含有课程设计报告-FPGA digital clock
<dc> 在 2025-06-16 上传 | 大小：283kb | 下载：0

[VHDL编程] Verilog-HDL-basics-for-beginners

说明：Verilog HDL的基础知识,适合初学者阅读-Verilog HDL basics for beginners to read
<李博华> 在 2025-06-16 上传 | 大小：283kb | 下载：0