[VHDL编程] Verilog

说明：《Verilog语言入门基础知识》 本学习资料共30页。是学习Verilog语言的好材料！（本人正是从此资料开始入门FPGA的。） -The Verilog language entry based knowledge" This study material thirty pages. Language learning is Verilog good material. (I was the introduction to start from material FP
<张超> 在 2025-06-16 上传 | 大小：283kb | 下载：0

[VHDL编程] fpga_uarst

说明：fpga USART通信，VHDL语言编写，通过测试。程序全面运用了状态机编程-The fpga the USARTs communications, VHDL language, pass the test. The entire process of the use of state machine programming
<> 在 2025-06-16 上传 | 大小：283kb | 下载：0

[VHDL编程] FPGAorCPLD_vga_Principle

说明：介绍了FPGA或者CPLD上VGA显示的基本原理，这是一份很好论文说明。保证你值得拥有。-Describes the basic principles of the VGA display on the FPGA or CPLD, which is a very good paper describes. You deserve.
<boyzone> 在 2025-06-16 上传 | 大小：283kb | 下载：0

[VHDL编程] separatefreq

说明：采用VHDL设计分频程序，许多设计中都会用到对时钟信号进行分频-Using VHDL design to divide the program, many of the design will be used to divide the clock signal
<邱陈辉> 在 2025-06-16 上传 | 大小：283kb | 下载：0

[VHDL编程] counter60

说明：　　利用实验板实现模六十计数，即00—01—02—03—04—…59—00—01…，并在Basys2实验板的AN1~AN0与（LD7~LD0）上显示。-Experimental plate to achieve mode 60 counts, namely 00-01-02-03-04- ... 59-00-01 ... AN1 ~ AN0 Basys2 experiment board with (LD7 ~ LD0).
<veryshi> 在 2025-06-16 上传 | 大小：283kb | 下载：0

[VHDL编程] chuankouex

说明：基于FPGA的串口通信的电路设计，以RS-232c作为设计标准-serial communication
<薛立> 在 2025-06-16 上传 | 大小：283kb | 下载：0

[VHDL编程] VHDL-8-wei-quan-jia-qi

说明：原理图输入法实现8位全加器，内含vhd源码文件和一份word介绍文件，管脚配置已经完成，芯片为EPIK30TCI443-Schematic entry method 8-bit full adder, and a source code file containing the vhd file word descr iption, pin configuration has been completed, the chip is EPIK30TCI443
<> 在 2025-06-16 上传 | 大小：283kb | 下载：0

[VHDL编程] segment

说明：基于verilog xilinx spartan 的7段管显示-7-segment tube display based on verilog xilinx spartan
<hanbojiang> 在 2025-06-16 上传 | 大小：283kb | 下载：0

[VHDL编程] syn_fifo

说明：关于FPGA同步FIFO和异步FIFO的编写和设计方案-Writing and design on FPGA synchronous and asynchronous FIFO FIFO
<苏杭> 在 2025-06-16 上传 | 大小：283kb | 下载：0

[VHDL编程] count

说明：倒数计时器，从9倒数到1，同时显示在数码管上-Countdown timer, countdown from 9 to 1, while on the digital display
<liujieq> 在 2025-06-16 上传 | 大小：283kb | 下载：0

[VHDL编程] test_vga

说明：communicate vga of CPLD
<Thanh Minh Ha> 在 2025-06-16 上传 | 大小：283kb | 下载：0

[VHDL编程] plj

说明：多功能频率计，可以测量10HZ到10MHZ的频率脉冲，精度为1赫兹，另外有计数器功能-Multifunctional frequency meter, you can measure the frequency of the pulse 10HZ to 10MHZ, and an accuracy of 1 Hz, and another counter function
<郭帅磊> 在 2025-06-16 上传 | 大小：283kb | 下载：0