[VHDL编程] Uart_TR

说明：Verilog编写的简单异步串口 完全原创，站长请查看内容-Verilog prepared by the simple asynchronous serial completely original, the station can be accessed content
<李馨帆> 在 2025-06-16 上传 | 大小：283kb | 下载：0

[VHDL编程] fenpin

说明：利用verilog语言，设计分频器，很不错的参考资料-The use of Verilog language, the design of crossovers, it is a good reference
<杜菲> 在 2025-06-16 上传 | 大小：283kb | 下载：0

[VHDL编程] Verilogbasic

说明：verilog入门基础以及简单编程介绍，verilog是近几年发展迅速的一门硬件语言-Verilog entry basis, as well as introduce a simple programming, verilog in recent years the rapid development of a hardware language
<wendy> 在 2025-06-16 上传 | 大小：283kb | 下载：0

[VHDL编程] VerilogHDLrudiments

说明：Verilog的基础知识，讲解详细，很设和初学者-Verilog basis of knowledge, explain in detail, it is located and beginners
<曹思益> 在 2025-06-16 上传 | 大小：283kb | 下载：0

[VHDL编程] Verilog

说明：verilog的基础知识，可供初学者参考-basic knowledge of Verilog for beginners and reference
<zhanglei> 在 2025-06-16 上传 | 大小：283kb | 下载：0

[VHDL编程] PCI-MINI

说明：pci 32位33M的从设备接口的实现源代码，使用verilog语言设计的，对设计自己的pci软核很有参考价值。-pci 32 位 33M slave device interface source code, using verilog language design, the design of their pci soft core of great reference value.
<liangwei> 在 2025-06-16 上传 | 大小：284kb | 下载：0

[VHDL编程] fpgaaixin

说明：fpga实现爱心，verilog语言编写，采用的是cylone2系列的芯片-fpga implementation of love, verilog language, uses a series of chips cylone2
<sorghumho> 在 2025-06-16 上传 | 大小：284kb | 下载：0

[VHDL编程] transmit

说明：vhdl实现1Hz发射桥路控制信号，设有死区时间。-vhdl achieve 1Hz emission control signal bridge, with a dead time.
<shi> 在 2025-06-16 上传 | 大小：284kb | 下载：0

[VHDL编程] dds

说明：基于FPGA的DDS程序代码，实现的功能强大可以输正弦波，三角波，方波等波形，并且频率可以调节。实现对应的功能强大。-FPGA-based DDS program code can achieve powerful output sine wave, triangle wave, square wave waveform and frequency can be adjusted. Implement corresponding powerful.
<黄兴> 在 2025-06-16 上传 | 大小：284kb | 下载：0

[VHDL编程] 60

说明：利用实验板实现模六十计数，即00—01—02—03—04—…59—00—01…，并在Basys2实验板的AN1~AN0与（LD7~LD0）上显示-Experimental plate to achieve mode 60 counts, namely 00-01-02-03-04- ... 59-00-01 ... AN1 ~ AN0 Basys2 experiment board with
<zcwl> 在 2025-06-16 上传 | 大小：284kb | 下载：0

[VHDL编程] uart

说明：VHDL CODE FOR UART IN DEEP MODIFIED
<ranveer > 在 2025-06-16 上传 | 大小：284kb | 下载：0

[VHDL编程] machine

说明：Simple finite state machine on Altera Cyclone II
<godup> 在 2025-06-16 上传 | 大小：284kb | 下载：0