资源列表

« 1 2 ... .16 .17 .18 .19 .20 1821.22 .23 .24 .25 .26 ... 4310 »

[VHDL编程verilog控制12864液晶

说明:Ep2c8使用verilog控制12864中文液晶源代码,程序己通过验证.没有问题.
<mulangs> 在 2011-09-03 上传 | 大小:276.64kb | 下载:0

[VHDL编程dffff

说明:数字钟程序可以,且有复位键实现时钟清零。为verilog程序-c51 microcontroller Guo Tianxiang video code. Inside a powerful, thank you for your use
<zhoujiankun> 在 2025-06-15 上传 | 大小:277kb | 下载:0

[VHDL编程New-folder

说明:ppt of fir filter.it gives basic idea about fir filter design
<nisha> 在 2025-06-15 上传 | 大小:277kb | 下载:0

[VHDL编程DDS-Verilog-design-and-simulation

说明:DDS的Verilog设计及QuartusⅡ与Matlab联合仿真 -dds s verilog simulation dds s verilog simulation dds s verilog simulation dds s verilog simulation
<才一句> 在 2025-06-15 上传 | 大小:277kb | 下载:0

[VHDL编程2

说明:VHDL百位计数器,实现计数功能,适合初学者学习-VHDL one hundred-bit counter counting function, suitable for beginners to learn
<li> 在 2025-06-15 上传 | 大小:277kb | 下载:0

[VHDL编程FPGA-DISPLAY-0_F

说明:FPGA 开发板试验例程,在数码管实现0-F的显示-FPGA development board test routines in the digital display tube 0-F
<wills> 在 2025-06-15 上传 | 大小:277kb | 下载:0

[VHDL编程DE2_70_D5M_XVGA

说明:针对DE2修改的工程文件,可以正常输出1280*1024的视频图像,并且可以自行进行源码的修改-For DE2 modified project file, it can output 1280* 1024 video image, and modify the source code can be
<ddiao> 在 2025-06-15 上传 | 大小:277kb | 下载:0

[VHDL编程day3lab

说明:I have uploaded some program file of basic circuits
<suneet> 在 2025-06-15 上传 | 大小:277kb | 下载:0

[VHDL编程rtc.tar

说明:zynq rtc例程 测试好使的,非常好用,可供参考(zynq rtc program,have been verified)
<shelihuang > 在 2025-06-15 上传 | 大小:277kb | 下载:0

[VHDL编程UART

说明:用Verilog实现的全局异步接收发送机,在quartus平台测试成功。(Use Verilog implementation of global asynchronous receive transmitter in quartus platform test successfully)
<莫五张 > 在 2025-06-15 上传 | 大小:277kb | 下载:0

[VHDL编程project_2

说明:simple gates using ip integrator from xilinx
<yousif2048 > 在 2025-06-15 上传 | 大小:277kb | 下载:0

[VHDL编程MAXimator-PONG-HDMI

说明:Example code for FPGA MAX10 MAXimator-PONG-HDMI
<maniekrybka> 在 2022-12-02 上传 | 大小:276.72kb | 下载:0
« 1 2 ... .16 .17 .18 .19 .20 1821.22 .23 .24 .25 .26 ... 4310 »

源码中国 www.ymcn.org