[VHDL编程] DISPLAY

说明：用 vhdl 语言编写的1602的小程序-With VHDL 1602 language of the small programs
<zhg> 在 2025-06-15 上传 | 大小：274kb | 下载：0

[VHDL编程] s3esk_rotary_encoder_interface

说明：旋转编码器的decoder，具有消颤音功能-Rotary encoder decoder, with a vibrato function elimination
<于水> 在 2025-06-15 上传 | 大小：274kb | 下载：0

[VHDL编程] SPARTAN-3PINOUTINFORMATION

说明：xilinx spartan3各封装引脚信息-xilinx spartan3 information on the package pin
<sunyingliang> 在 2025-06-15 上传 | 大小：274kb | 下载：0

[VHDL编程] modelsim_ddr2sdram_spartan3s700an.tar

说明：Modelsim DDR2 SDRAM files
<under> 在 2025-06-15 上传 | 大小：274kb | 下载：0

[VHDL编程] uart

说明：基于FPGA的uart源代码，异步串行通信，vhdl书写的。-uart codes。write with vhdl.
<陈> 在 2025-06-15 上传 | 大小：274kb | 下载：0

[VHDL编程] vga5

说明：VGA彩条发生器设计，可实现8条横、竖彩条和多彩棋盘格的显示。经过硬件测试，-VGA Color Bar Generator designed to achieve the eight horizontal, vertical color bars and colorful checkerboard display. After the hardware test,
<wdw> 在 2025-06-15 上传 | 大小：274kb | 下载：0

[VHDL编程] MAR

说明：该代码主要是对，由一个功能控制键控制全加的计数以及全减的计数-The code key is right control key functions controlled by a count of all Canadian and the count full reduction
<曾经纬> 在 2025-06-15 上传 | 大小：274kb | 下载：0

[VHDL编程] 3.UART_test

说明：FPGA的UART通信实验，已经过验证，使用verilog程序编写。-The FPGA UART communication experiment has been verified using verilog programming.
<大师兄> 在 2025-06-15 上传 | 大小：275kb | 下载：0

[VHDL编程] 1.5Accumulator

说明：累加器，由mux，register，adder组成的n ；bit累加器-Accumulator, the mux, register, adder composed of n bit accumulator
<young> 在 2025-06-15 上传 | 大小：275kb | 下载：0

[VHDL编程] UART-PC

说明：The followed code is the design of one comunication Type UART asychronous
<HOLMES221B> 在 2025-06-15 上传 | 大小：275kb | 下载：0

[VHDL编程] RESULT-adder

说明：adder unit which contains basic PPT and the coding
<arul> 在 2025-06-15 上传 | 大小：275kb | 下载：0

[VHDL编程] puvm.tar

说明：UVM实战随书源代码；方便学习使用；包含了ＣＨ０～ＣＨ８的所有源代码；可以直接编译通过；(UVM actual combat with book source code; easy to learn and use; contains all source codes from CH0 to CH8; it can be directly compiled and passed;)
<芯上人> 在 2025-06-15 上传 | 大小：275kb | 下载：1