[VHDL编程] fsk

说明：FSK信号发生器，基于VHDL语言，好用的！-FSK signal generator, based on the VHDL language, useful!
<张俊> 在 2025-06-14 上传 | 大小：273kb | 下载：0

[VHDL编程] VHDLserial

说明：UART参考设计带缓存用于Xinlix用于FPGA-UART reference design with cache for Xinlix for FPGA
<sd> 在 2025-06-14 上传 | 大小：273kb | 下载：0

[VHDL编程] scan_keyboard

说明：读取4*4键盘的键值，并用数码管显示，我写的，值得下载！-Read 4* 4 keyboard keys, and digital display, I wrote, it is worth downloading!
<王明> 在 2025-06-14 上传 | 大小：273kb | 下载：0

[VHDL编程] s3esk_rotary_encoder_interface

说明：Xilix spartan 3E 旋转编码器接口,脉冲方向识别,AB脉冲滤波 Rotary Encoder Interface Demonstrates how to use the rotary encoder portion of the rotary pushbutton switch.-Xilix spartan 3E rotary encoder interface, pulse direction identification, AB pulse filter Rotar
<weihua yuan> 在 2025-06-14 上传 | 大小：273kb | 下载：0

[VHDL编程] processor

说明：通过verilog语言编程实现简单的微处理器，实现简单的加减和复制功能。-Through the verilog language programming simple microprocessor, simple addition and subtraction, and copy functions.
<林生> 在 2025-06-14 上传 | 大小：274kb | 下载：0

[VHDL编程] zhongzhilvbo

说明：xilinx ise 与modesim联合验证中值滤波 含verilog源程序和整个工程文件-the xilinx ise modesim median filter containing joint verification verilog source, and the entire project file
<bambod> 在 2025-06-14 上传 | 大小：274kb | 下载：0

[VHDL编程] 4x4-Keypad

说明：fpga的一个小程序用于3s500e 4*4键盘模块-fpga is a small program used 3s500e 4* 4 keyboard module
<Clare> 在 2025-06-14 上传 | 大小：274kb | 下载：0

[VHDL编程] time

说明：我用的是FPGA实现的，用来计算时间的，可以用在出租车的打表器，实现对时间的计数。-I use the FPGA to achieve, for the calculation of time, can be used in a taxi meter, to achieve the time count.
<宋冀生> 在 2025-06-14 上传 | 大小：274kb | 下载：0

[VHDL编程] Circular-CORDIC-in-Vectoring-Mode

说明：The first iteration rotates the vectors the second or third quadrant to the first or fourth, respectively. The shift sequence is 0,0,1, and 2. The rotation angle of the first four steps becomes: arctan(∞) = 90◦ , arctan(20) = 45◦ , arctan(2
<hooman hematkhah> 在 2025-06-14 上传 | 大小：274kb | 下载：0

[VHDL编程] verilogiic1121

说明：I2C通信源代码，调试完可以使用，希望对大家有帮助-I2C communication source code, debugging can be used, we hope to help
<刘蒹> 在 2025-06-14 上传 | 大小：274kb | 下载：0

[VHDL编程] lab1

说明：用半加器搭建全加器 使用Verilog语言(Using a half adder to build a full adder, using the Verilog language)
<cadetblues > 在 2025-06-14 上传 | 大小：274kb | 下载：0

[VHDL编程] Labview调用Halcon实现NCC

说明：Labview调用Halcon实现NCC匹配
<717637845> 在 2020-07-30 上传 | 大小：273.25kb | 下载：0