资源列表

« 1 2 ... .41 .42 .43 .44 .45 1846.47 .48 .49 .50 .51 ... 4310 »

[VHDL编程dpll0227

说明:DPLL同步提取有一定效果-DPLL simultaneously extract a certain effect 11111111111111111111111
<s> 在 2025-06-11 上传 | 大小:266kb | 下载:0

[VHDL编程Synthesisofverilog

说明:一篇有用的Verilog语言综合问题研究-a useful comprehensive Verilog language study
<wrrkaixin> 在 2025-06-11 上传 | 大小:266kb | 下载:0

[VHDL编程20044841

说明:vhdl编写的自动售货机程序,可以实现一个和多个商品的售货-VHDL procedures for the preparation of a vending machine, you can achieve one or more of sales of goods
<李寻> 在 2025-06-11 上传 | 大小:266kb | 下载:0

[VHDL编程s4_music

说明:与利用微处理器(CPU 或者MCU)来实现音乐演奏相比较,用纯硬件完成音乐演 奏电路的逻辑要相对复杂很多,如果不借助于强大的EDA 工具和硬件描述语言,纯粹 使用传统的数字逻辑技术,即使是最简单的演奏电路也很难实现-Music and the microprocessor (CPU or MCU) compared with pure hardware logic of the music circuit is relatively complex, without the help o
<luoyong> 在 2025-06-11 上传 | 大小:267kb | 下载:0

[VHDL编程Verilog_div_frequency

说明: 本文使用实例描述了在 FPGA/CPLD 上使用 Verilog进行分频器设计,主要包括50 占空比的奇数分频. -This article uses the example describes the crossover design using Verilog in FPGA/CPLD, including the 50 duty cycle odd divider
<唐阳> 在 2025-06-11 上传 | 大小:267kb | 下载:0

[VHDL编程verilogvga

说明:特权同学的VGA实验程序,是学习EPM240不可多得的入门程序!-The privileged classmates VGA experimental procedures, learning EPM240 rare entry program!
<陈伟> 在 2025-06-11 上传 | 大小:267kb | 下载:0

[VHDL编程e

说明:基于verilog语言编写的代码。功能:可实现三角波,正弦波,方波的测量。-Based on Verilog language code. : Triangle wave, sine wave, square wave measurement.
<王杉> 在 2025-06-11 上传 | 大小:267kb | 下载:0

[VHDL编程Xilinx-language

说明:赛灵思术语词汇表,适合初学者学习研究使用,也可作为研究开发使用-Xilinx glossary of terms, suitable for beginners to learn research, can also be used as a research and development
<wang> 在 2025-06-11 上传 | 大小:267kb | 下载:0

[VHDL编程VHDL

说明:VHDL简介,用最短的时间最直白的表达,明确解释了什么是VHDL语言,适合入门进阶-Introduction to VHDL, with the shortest time the most straightforward expression, clearly explains what VHDL language, suitable for entry-Advanced
<Star> 在 2025-06-11 上传 | 大小:267kb | 下载:0

[VHDL编程Dchufaqi

说明:VHDL实现D触发器包括上升沿触发,下降沿触发,时钟触发-VHDL realize D flip-flop including rising along the trigger, falling edge trigger, triggered the clock
<浩进> 在 2025-06-11 上传 | 大小:267kb | 下载:0

[VHDL编程taximeter-in-verilog

说明:本程序为出租车计价器的FPGA模拟功能实现,采用verilog语言编写。具体功能详见压缩包内的说明。-This procedure is for the taximeter FPGA simulation functions implemented using verilog language. You can see descr iption of the specific function in the rar package.
<巨好人一枚> 在 2025-06-11 上传 | 大小:267kb | 下载:0

[VHDL编程DE2_CAMERA

说明:DE2 camera interface code
<NAVI > 在 2025-06-11 上传 | 大小:267kb | 下载:0
« 1 2 ... .41 .42 .43 .44 .45 1846.47 .48 .49 .50 .51 ... 4310 »

源码中国 www.ymcn.org