[VHDL编程] AD0804_FPGA_VHDL

说明：
<张焱> 在 2025-06-10 上传 | 大小：262kb | 下载：0

[VHDL编程] 2HDL

说明：给大家上传一本非常好的关于verilog-hdl的电子书，实用，易懂，易学。此为第二章-Give us a very good upload on verilog-hdl of e-books, practical, easy-to-understand, easy to learn. This is the second chapter
<徐振华> 在 2025-06-10 上传 | 大小：262kb | 下载：0

[VHDL编程] sine

说明：chdl 64位计数器，利用mif格式文件产生正弦波。可以在fpga模拟正弦波-chdl 64 bit counter, using sine wave generated mif format. Sine wave can be simulated in FPGA
<yyqdian> 在 2025-06-10 上传 | 大小：262kb | 下载：0

[VHDL编程] prbsforip

说明：本文设计了一种简捷而又高效的伪随机序列产生方法，最后通过统计对比，说名这种方法产生的随机序列不仅周期长 还具有两好的随机特性-This paper designed a simple and efficient method for the selection of pseudo-random sequence, and finally through statistical comparison, saying that this method of random sequence gen
<5656> 在 2025-06-10 上传 | 大小：262kb | 下载：0

[VHDL编程] project3_1

说明：逐次进位加法器，HDl verilog语言编写，能在DE2上运行-Successive carry adder, HDl verilog language, able to run on the DE2
<董凯明> 在 2025-06-10 上传 | 大小：263kb | 下载：0

[VHDL编程] 296517dcm

说明：基于ISE 12.4的IP 核调用 DCM 其功能是将开发板上的系统时钟变为任意的所需时钟 适合初学者学习-ISE 12.4 IP core based on DCM and its function is to call the board will develop into any desired system clock clock for beginners to learn
<付神九> 在 2025-06-10 上传 | 大小：263kb | 下载：0

[VHDL编程] ledtest

说明：4个8*8的点阵组合成一个16*16点阵，让其显示汉字 verilog语言 学习交流-Combination of four 8* 8 dot matrix into a 16* 16 dot matrix display Chinese characters allowed verilog language learning exchanges
<yangjunyan> 在 2025-06-10 上传 | 大小：263kb | 下载：0

[VHDL编程] 55

说明：基础实验_06_优先译码器 ：优先译码器-Experimental basis _06_ priority decoder: Priority Decoder
<luhairong> 在 2025-06-10 上传 | 大小：263kb | 下载：0

[VHDL编程] seven-segment-encoder

说明：七段译码器，实现七段译码器的显示功能，使用VHDL语言写成-seven-segment encoder
<hp> 在 2025-06-10 上传 | 大小：263kb | 下载：0

[VHDL编程] Uart_to_bus

说明：The UART to Bus IP Core is a simple command parser that can be used to access an internal bus via a UART interface. The parser supports two modes of operation: text mode commands and binary mode commands. Text mode commands are designed to be used wi
<borhan> 在 2025-06-10 上传 | 大小：263kb | 下载：0

[VHDL编程] Verilog典型电路设计-华为

说明：华为 verilog教程 典型电路设计 verilog语言 FPGA(FPGA Typical circuit design)
<headachebill > 在 2025-06-10 上传 | 大小：263kb | 下载：0

[VHDL编程] counter

说明：计数器的实现。可用于各种密码算法中需要的计数器，编译正确，波形正确可直接使用。(Counter implementation. It can be used for counters needed in various cryptographic algorithms, compiled correctly, and the waveforms can be used directly.)
<VIRTUAL田> 在 2025-06-10 上传 | 大小：263kb | 下载：0