[VHDL编程] vhld_fpga_box

说明：Verilog 编写的波形发生器，可发生正弦波，三角波，方波，可以调频-Prepared Verilog waveform generator, can occur sine, triangle wave, square wave, you can FM
<ivan> 在 2025-08-08 上传 | 大小：261kb | 下载：0

[VHDL编程] latch3

说明：A latch3 written in VHDL.
<Matheus> 在 2025-08-08 上传 | 大小：261kb | 下载：0

[VHDL编程] multiplexer

说明：几种常用乘法器的Verilog、VHDL代码-Several common multiplier Verilog, VHDL code
<kk> 在 2025-08-08 上传 | 大小：261kb | 下载：0

[VHDL编程] ActelFPGA_Camera_ApplicationNote

说明：摄像头的使用在当今信息化社会中越来越被重视，它可以实时采集现场环境信息，被广 用于安防、工业、交通、商业、金融、体育、军事等领域。本方案主要是基于 Actel Fla 构的 FPGA 来实现视频数据转换、 SDRAM 缓存控制、 TFT 时序控制等功能， 并通过 FPG 活的结构实现摄像头图像的采集与数据处理的功能。 -ActelFPGA_Camera_ApplicationNote
<zxx359654879> 在 2025-08-08 上传 | 大小：261kb | 下载：0

[VHDL编程] 123

说明：一个用VHDL语言编辑的一个8位的用于相等比较的比较器-easy
<XC> 在 2025-08-08 上传 | 大小：261kb | 下载：0

[VHDL编程] clock

说明：基于vhdl的数字钟,分别由6个数码管显示24小时、60分钟、60秒的计数显示；设有校时、校分、秒清零校正功能，分别由3个按键控制；验证可用。-On vhdl digital clock, respectively, by 6 digital tube display 24 hours, 60 minutes, 60 seconds of the count display with school hours, school hours, seconds, cleared correction
<ly> 在 2025-08-08 上传 | 大小：261kb | 下载：0

[VHDL编程] UART

说明：用FPGA开发的串口通信的程序，代码是用verilog编写的，希望对大家有用！-Serial communication with the FPGA development process, the code is written in verilog and hope for all of us!
<郭富民> 在 2025-08-08 上传 | 大小：261kb | 下载：0

[VHDL编程] contadorbcd

说明：BCD Counter with FPGA for practice
<augusto> 在 2025-08-08 上传 | 大小：261kb | 下载：0

[VHDL编程] LIP6311CORE_LCD_Interface

说明：LCD Interface Verilog source code
<jc> 在 2025-08-08 上传 | 大小：261kb | 下载：0

[VHDL编程] delta-sigma

说明：关于delta-sigma调制器的详细教程
<dsahd> 在 2025-08-08 上传 | 大小：261kb | 下载：1

[VHDL编程] fifo

说明：一种用于数字视频信号处理的嵌入式FIFO-Signal processing for digital video embedded FIFO
<李涛> 在 2025-08-08 上传 | 大小：261kb | 下载：0

[VHDL编程] Verilog-huawei

说明：Verilog HDL华为典型电路设计。-Huawei typical Verilog HDL circuit design.
<Air> 在 2025-08-08 上传 | 大小：261kb | 下载：0