资源列表

« 1 2 ... .59 .60 .61 .62 .63 1864.65 .66 .67 .68 .69 ... 4310 »

[VHDL编程ADC809_verilog

说明:使用VHDL控制AD0809的源代码,附有仿真图-Control the AD0809 using the VHDL source code, with a simulation diagram
<leo> 在 2025-06-09 上传 | 大小:261kb | 下载:0

[VHDL编程netlist

说明:可以实现4位延时。他是由matlab SG生成的verilog代码。-this program can realize delayed by 4bite.
<> 在 2025-06-09 上传 | 大小:261kb | 下载:0

[VHDL编程song

说明:基于EDA的音乐播放器,可实现几种循环方式-EDA-based music player, enabling several round-robin fashion
<王媛> 在 2025-06-09 上传 | 大小:261kb | 下载:0

[VHDL编程PWM

说明:这是一个pwm蜂鸣器的驱动,是驱动蜂鸣器的一个典型事例-This is a driver pwm buzzer, the buzzer is a typical example of driving
<lenny> 在 2025-06-09 上传 | 大小:261kb | 下载:0

[VHDL编程ixo-jtag-usb_jtag

说明:实现GNU通过jtag对FPGA进行配置的代码-Achieved through the jtag GNU configure the FPGA code
<zdm> 在 2025-06-09 上传 | 大小:261kb | 下载:0

[VHDL编程tiqutest

说明:对于信号发生器给出的方波信号作为待处理的信号,通过程序可以提取第一个脉冲,将后面的滤去。注意信号发生器给出的方波幅 值大概在3.3V左右,满足和FPGA的接口电平匹配。-The back of the filtered square wave signal given by the signal generator as a signal to be processed by the program can extract a pulse. Note that the square ampl
<张朗> 在 2025-06-09 上传 | 大小:261kb | 下载:0

[VHDL编程lab0-part4

说明:FPGA,VHDL,入门程序,可以在LED上面显示hello-FPGA, VHDL, and entry procedures, the LED above the display hello
<lindamagic> 在 2025-06-09 上传 | 大小:261kb | 下载:0

[VHDL编程ps2

说明:用verilog写的PS2的程序,在xilinx开发板上经过验证的,非常好用-PS2 program written in verilog in xilinx development board, very easy to use proven
<李旭瑞> 在 2025-06-09 上传 | 大小:261kb | 下载:0

[VHDL编程dynamic_seg7

说明:7位数码管动态显示,使用Verilog编程-7 digital tube dynamic display, using Verilog Programming
<duan> 在 2025-06-09 上传 | 大小:261kb | 下载:0

[VHDL编程project2_2

说明:7段译码管,用于显示数字,HDl verilog语言编写,能在DE2上运行-7 segment decoder tube used to display numbers, HDl verilog language, can be run on the DE2
<董凯明> 在 2025-06-09 上传 | 大小:261kb | 下载:0

[VHDL编程fpga-uart

说明:利用fpga实现串口通信实验,文件包含其实现语言-Use fpga serial communication experiment, the file contains its implementation language
<lumin> 在 2025-06-09 上传 | 大小:261kb | 下载:0

[VHDL编程aib-01017-soc-fpga-overview

说明:Altera SOC platform overview for Stratix-V, ArriaV FPGA families, with ARM Cortex A9 Dual COre Hard Macro embedded. This is a seminar document, attended in May 2013
<pippo17> 在 2025-06-09 上传 | 大小:261kb | 下载:0
« 1 2 ... .59 .60 .61 .62 .63 1864.65 .66 .67 .68 .69 ... 4310 »

源码中国 www.ymcn.org