资源列表

« 1 2 ... .87 .88 .89 .90 .91 1892.93 .94 .95 .96 .97 ... 4310 »

[VHDL编程pro

说明:shows line trcker direction
<mohamed> 在 2025-06-08 上传 | 大小:252kb | 下载:0

[VHDL编程VerilogHDLbiaodashi

说明:Verilog HDL的表达式,教会你如何使用Verilog HDL的各种表达式。-Verilog HDL
<nickaj> 在 2025-06-08 上传 | 大小:252kb | 下载:0

[VHDL编程FPGAboxin

说明:FPGA实现波形产生模块能产生正弦,方波,锯齿,三角波的产生,频率可调-fpga
<李可> 在 2025-06-08 上传 | 大小:252kb | 下载:0

[VHDL编程CHICAGO5Manual

说明:高科技的发展使芯片设计不再是半导体工业的领域,现场可编程逻辑阵列(FPGA)的出现使通过软件来快速实现芯片设计成为可能。本系统是广泛面向全球的工程技术人员和大专院校学生,使您能够在最短的时间内掌握FPGA的应用与VHDL/AHDL/Verilog HDL这一电子逻辑设计利器,迅速的加入高级电子设计人才行列。-The development of high-tech chip design is no longer the field of semiconductor industry, fiel
<童志通> 在 2025-06-08 上传 | 大小:252kb | 下载:0

[VHDL编程DDS_VHDL

说明:基于FPGA环境的直接数字频率合成器的源代码-16 accumulator
<姚强> 在 2025-06-08 上传 | 大小:252kb | 下载:0

[VHDL编程tta

说明:基于移动触发结构设计的可配置专用处理器的实现。-Trigger structural design based on mobile-specific processor can be configured to achieve.
<周发旺> 在 2025-06-08 上传 | 大小:252kb | 下载:0

[VHDL编程my_clock

说明:使用verilog HDL语言编写的时钟电路代码,能实现24小时电子钟的功能。-Using verilog HDL code written in the clock circuit can achieve 24-hour clock function.
<周朝> 在 2025-06-08 上传 | 大小:252kb | 下载:0

[VHDL编程3fenpin

说明:3分频的程序,很新鲜的思维,保证好用啊,奇数分频-divide frequency by 3 based on quartusII
<lxb> 在 2025-06-08 上传 | 大小:252kb | 下载:0

[VHDL编程1100detector

说明:11100序列检测器,可以在串行序列中检测到此序列的存在,并输出脉冲显示。-the detector of 11100
<Alvin> 在 2025-06-08 上传 | 大小:252kb | 下载:0

[VHDL编程FPGAarchitecturedesign8bi_CISCCPU

说明:FPGA架构的8位CISCCPU设计FPGA architecture design 8-bit CISCCPU-FPGA architecture design 8-bit CISCCPU
<kimi> 在 2025-06-08 上传 | 大小:252kb | 下载:0

[VHDL编程002

说明:学系硬件描述语言的不错的选择,可以作为入门教程,学习使用。-a good choice for the students who wants to learn the hardware descr iption language
<sun> 在 2025-06-08 上传 | 大小:252kb | 下载:0

[VHDL编程SPST

说明:Its a document for Spurious power suppression technique
<Murthy> 在 2025-06-08 上传 | 大小:252kb | 下载:0
« 1 2 ... .87 .88 .89 .90 .91 1892.93 .94 .95 .96 .97 ... 4310 »

源码中国 www.ymcn.org