[VHDL编程] dynamic_display

说明：4 digital LED dynamic display的Verilog HDL源代码，它能动态的显示4位数，为FPGA 的DEBUG 提供便利，非常经典，简单易懂，并且经过了Modelsim/ISE/FPGA(XC3S250ETQ144)验证和实现，好的行为模型就应该大家分享。-4 digital LED dynamic display of the Verilog HDL source code, it can dynamically display 4-digit for the FPG
<name> 在 2025-06-08 上传 | 大小：251kb | 下载：0

[VHDL编程] ssz

说明：数字钟，用VHDL写的各个模块，顶层用图形编辑，在实验箱上完全通过-Digital clock, using VHDL written by various modules, top-level graphics editing, in the experimental box completely through
<kevin liu> 在 2025-06-08 上传 | 大小：251kb | 下载：0

[VHDL编程] DDS_VHDL

说明：dds 用vhdl语言写成，可以看看！dds dds dds-dds vhdl
<ma> 在 2025-06-08 上传 | 大小：251kb | 下载：0

[VHDL编程] ps2_verilog

说明：用Quartus II 7.2 开发的ps2键盘与计算机串口通讯的程序-Quartus II 7.2 with the development of the ps2 keyboard and the computer serial port communication program
<xly> 在 2025-06-08 上传 | 大小：251kb | 下载：0

[VHDL编程] FPGAoptimal

说明：基于ALtera公司的若干款FPGA的调试经验，对初学者有重要价值-ALtera a number of sections based on the company' s FPGA debugging experience, great value for beginners
<武忡波> 在 2025-06-08 上传 | 大小：251kb | 下载：0

[VHDL编程] altlvds_DesignExample_ex3

说明：在FPGA中调用LVDS核，其中包括仿真和源代码。-Using FPGA LVDS
<haifeng> 在 2025-06-08 上传 | 大小：252kb | 下载：0

[VHDL编程] Timing1111_Symcronization

说明：使用Verilog编写的时间同步模块，解决位同步问题，ISE12.2下编译通过-Time synchronization module written in Verilog, bit synchronization issues under ISE12.2 compiled by
<洪依> 在 2025-06-08 上传 | 大小：252kb | 下载：0

[VHDL编程] encoder

说明：八位优先编码器，是用FPGA写的代码，使用ALTERA 飓风处理器，代码运行速度比较快，验证没有错误-Eight priority encoder, write code using FPGA using ALTERA hurricane processor, code runs faster, verify that no errors
<沙佑平> 在 2025-06-08 上传 | 大小：252kb | 下载：0

[VHDL编程] kechengsheji

说明：电子密码锁是基于FPGA实验平台设计的，能够实现密码输入、密码校验、密码设置和更改密码，错误报警和密码错误三次自锁键盘并报警的功能。-Electronic locks, FPGA-based experimental platform can be achieved password entry, password verification, password settings, and change your password, false alarms and the wrong passw
<段远方> 在 2025-06-08 上传 | 大小：252kb | 下载：0

[VHDL编程] shuaijian_FINAL

说明：一种基于计算机硬件的verilog程序，主要针对衰减信号，AD5543系列的芯片-A computer-based hardware Verilog procedures, mainly for signal attenuation, AD5543 chip
<王萌> 在 2025-06-08 上传 | 大小：252kb | 下载：0

[VHDL编程] breathe_led

说明：基于FPGA的呼吸灯程序，压缩包含有整个工程，源码在breathe_led\breathe_led.srcs\sources_1\new\breathe_led.v-breathing light program based on FPGA
<赵强> 在 2025-06-08 上传 | 大小：252kb | 下载：0

[VHDL编程] adder

说明：进位加法，实现两个数的相加功能，可以扩展到多位数相加(Carry addition, to achieve the addition function of two numbers, can be extended to the number of add)
<凌风ts > 在 2025-06-08 上传 | 大小：252kb | 下载：0