资源列表

« 1 2 ... .30 .31 .32 .33 .34 2035.36 .37 .38 .39 .40 ... 4310 »

[VHDL编程PWM-DCMotor-Control-based-on-VHDL

说明:基于VHDL的直流电机的PWM控制程序,用vhdl语言写的直流电机控制程序-PWM DC Motor Control Program based on the VHDL
<> 在 2025-06-03 上传 | 大小:206kb | 下载:0

[VHDL编程complement_adder

说明:十六位补码加法器,输入为两个16位补码,输出和为17位补码,不虚溢出标志。-Sixteen complement adder, the input to complement the two 16-bit, output, and for the 17 complement, not virtual overflow flag.
<JTEven> 在 2025-06-03 上传 | 大小:206kb | 下载:0

[VHDL编程DAC0832

说明:dac0832数字信号转化为模拟信号,实现8位转换-dac0832 digital signal into an analog signal, 8-bit conversion
<李艳艳> 在 2025-06-03 上传 | 大小:206kb | 下载:0

[VHDL编程DA

说明:基于EP1C6Q240的DA转换程序代码,简单易懂,调试通过,基于quartus 6.0-The DA conversion based EP1C6Q240 code, easy to understand, debug through, based on quartus 6.0
<> 在 2025-06-03 上传 | 大小:206kb | 下载:0

[VHDL编程10.1.1.28.6163

说明:decision diagram synthesis
<Nagarjuna> 在 2025-06-03 上传 | 大小:206kb | 下载:0

[VHDL编程obnar1

说明:Digital detector (a-type) 1-st level project. Xilnx System Generator sources + verilog sources (PlanAhead project). All docs are in archive. Fully work.
<> 在 2025-06-03 上传 | 大小:206kb | 下载:0

[VHDL编程HDL

说明:窜行数据检测器,用于检测一列数据中的特殊字符串-Channeling line data detector for detecting a specific string of data in
<龚成强> 在 2025-06-03 上传 | 大小:206kb | 下载:0

[VHDL编程intel_8088_Verilog

说明:完整的intel 8088架构的Verilog代码模型文件。包括仿真运行结果。-Intel 8088 architecture Verilog code model files. Including the simulation run results.
<lifree> 在 2025-06-03 上传 | 大小:206kb | 下载:0

[VHDL编程The-design-of-the-bicycle-odometer

说明:本系统由霍尔传感器、RC滤波电路、单片机AT89S51、系统化LED显示模块、数据存储电路和键盘控制组成。其中霍尔传感器包含信号放大和波形整形。对待测信号进行放大的目的是降低对待测信号的幅度要求;波形变换和波形整形电路则用来将放大的信号转换成可与单片机相连的TTL信号;通过单片机的设置可使内部定时器T1对脉冲输入引脚T0进行控制,这样能精确地算出加到T0引脚的单位时间内检测到的脉冲数;设计中速度显示采用LED模块,通过速度换算得来的里程
<除魔为道> 在 2025-06-03 上传 | 大小:206kb | 下载:0

[VHDL编程VTCSp04

说明:viterbi decoder VHDL material
<rajaisking> 在 2025-06-03 上传 | 大小:206kb | 下载:0

[VHDL编程clock

说明:这是一个用eda设计的时钟实验程序,给大家参考-This is a eda design clock experiments, for your reference
<ld> 在 2025-06-03 上传 | 大小:206kb | 下载:0

[VHDL编程3-8YIMAQI

说明:基于fpga用verilog的3-8译码器,代码简单明了,适合初学者理解。-failed to translate
<龙树东> 在 2025-06-03 上传 | 大小:206kb | 下载:0
« 1 2 ... .30 .31 .32 .33 .34 2035.36 .37 .38 .39 .40 ... 4310 »

源码中国 www.ymcn.org