[VHDL编程] verilog_xiyiji

说明：为Verilog Hdl 代码实现自动洗衣机启动，复位，水洗，排水，脱水，等功能，并能显示洗衣机的工作状态-Code for the Verilog Hdl automatic washing machine start, reset, washing, drainage, dewatering, and other functions, and can display the working status of washing machine
<张树威> 在 2025-06-09 上传 | 大小：174kb | 下载：0

[VHDL编程] datasheet

说明：spi datasheet writen in verylog xilix spartan3a
<ram> 在 2025-06-09 上传 | 大小：174kb | 下载：0

[VHDL编程] Circuit-with-a-combination-of-ROM

说明：用组合电路实现的ROM，采用Verilog HDL语言进行编写。-Circuit with a combination of ROM, using Verilog HDL language for writing.
<快乐天使> 在 2025-06-09 上传 | 大小：174kb | 下载：0

[VHDL编程] EDK

说明：主要介绍XILINX公司内部植入的软核Microblaze,通常的相关知识，以及相关的入门实验，对初学有很大的帮助-Introduces XILINX internal implant soft core of Microblaze, usually related to knowledge, and the associated entry experiment, a great help for beginners
<qianqingming> 在 2025-06-09 上传 | 大小：174kb | 下载：0

[VHDL编程] vcs_simulation_mannual(Edition2)

说明：VCS-verilog compiled simulator是synopsys公司的产品,这是VCS得技术手册-a technical mannual of vcs
<郭良谦> 在 2025-06-09 上传 | 大小：174kb | 下载：0

[VHDL编程] ROM

说明：用组合电路实现的ROM 源码程序，实验好用-Achieved with a combination of circuit the ROM source program, easy to use experimental
<柳勇> 在 2025-06-09 上传 | 大小：174kb | 下载：0

[VHDL编程] work1

说明：简单的3三八译码器实现，通过vhdl语言实现，6.0下编译仿真通过-Simple 3 thirty-eight of decoder achieved by vhdl language 6.0 compiler through simulation
<李奇杰> 在 2025-06-09 上传 | 大小：174kb | 下载：0

[VHDL编程] eeprom1

说明：EEPROM的VERILOG读写控制代码-Code of writting & reading control with EEPROM in Verilog HDL
<Guanghua> 在 2025-06-09 上传 | 大小：174kb | 下载：1

[VHDL编程] seven-segment-LED-display

说明：VHDL实验：七段LED显示电路设计。VHDL语言编写-VHDL experiment: seven-segment LED display circuit design. VHDL language
<奚传立> 在 2025-06-09 上传 | 大小：174kb | 下载：0

[VHDL编程] I2C-bus-based-on-FPGA

说明：基于FPGA设计I2C总线，使用Verilog语言，ISE环境，含有仿真结果-I2C bus based on FPGA design using Verilog language, ISE environment containing simulation results
<huangyu> 在 2025-06-09 上传 | 大小：174kb | 下载：0

[VHDL编程] shuzhizhong

说明：实现时钟显示,各个模块代码都有，对提高VHDL有帮助-Achieve clock display, each module has a code, help to improve the VHDL
<蒋礼根> 在 2025-06-09 上传 | 大小：174kb | 下载：0

[VHDL编程] zwcfq

说明：带置位和复位端的1 位数据锁存器，源代码verilo实现，在quartusII平台上，大家试试看。-With set and reset terminal a data latch, the source code verilo achieve, in the quartusII platform, we try.
<廖飞> 在 2025-06-09 上传 | 大小：174kb | 下载：0