[VHDL编程] BCD

说明：Verilog hdl编写的二进制转BCD码程序-BCD binary switch program written in Verilog hdl
<陈> 在 2025-06-09 上传 | 大小：171kb | 下载：0

[VHDL编程] clk_div

说明：任意频率脉冲可调，同时占空比为定值50 -Arbitrary frequency pulse adjustable, while 50 of the duty cycle is constant
<叶云> 在 2025-06-09 上传 | 大小：171kb | 下载：0

[VHDL编程] count

说明：basys2 模60计数器 并用数码管显示 verilog FPGA-basys2 mold 60 counter digital display
<刘铁峰> 在 2025-06-09 上传 | 大小：171kb | 下载：0

[VHDL编程] Txd

说明：1000M以太网媒体介入控制器EMAC的传输部分的源代码-1000M ethnet transmiter
<朱小黄> 在 2025-06-09 上传 | 大小：171kb | 下载：0

[VHDL编程] Lab10_shift4

说明：4位移位器的设计与实现.4位移位器框图和功能表，本实验中用Verilog语句来描述。-Design of 4 bit shifter and implementation of.4 bit shifter block diagram and function table, use the Verilog statement in this experiment to describe.
<penglx1803> 在 2025-06-09 上传 | 大小：171kb | 下载：0

[VHDL编程] Lab15_sw2reg

说明：开关数据加载到寄存器并显示的设计与实现.3． 设计一个可以把4个开关的内容存储到一个4位寄存器的电路，并在最右边的7段显示管上显示这个寄存器中的十六进制数字。我们使用到去抖动模块clock_pulse， 用btn[0]作为输入；8位寄存器模块，用btn[1]作为加载信号；7段显示管上的显示模块x7segbc；分频模块clkdiv，用以产生模块clock_pulse和x7segbc的clk190时钟信号。-Design of switching data is loaded into the re
<penglx1803> 在 2025-06-09 上传 | 大小：171kb | 下载：0

[VHDL编程] RS232

说明：this code show how to use Altium to coding RS232 on FPGA-CPLD
<fazel> 在 2025-06-09 上传 | 大小：171kb | 下载：0

[VHDL编程] SDH

说明：SDH vhdl实现-SDH VHDL
<real> 在 2025-06-09 上传 | 大小：171kb | 下载：0

[VHDL编程] ps2keyboard

说明：FPGA通过ps2接收键盘数据，然后把接收到的字母A到Z键值转换相应的ASII码，通过串口发送到PC机上。 实验时，需要接键盘，还要用调试助手，下载程序后，在键盘上按下一个键，比如A，则在PC调试助手上可看到A-FPGA through PS2 receive keyboard data, and then receive the letters A to Z conversion keys corresponding ASII code, through the serial port t
<珍宝> 在 2025-06-09 上传 | 大小：171kb | 下载：0

[VHDL编程] max41a

说明：用原理图方式实现4选1多路选择器，进行编译、综合、仿真测试等步骤-Schematic ways with 4-to-1 multiplexer, compile, synthesis, simulation testing and other steps
<zwq> 在 2025-06-09 上传 | 大小：171kb | 下载：0

[VHDL编程] N-jifenpin

说明：用verilog编写的N倍奇分频源码，大家可以参考一下哈哈哈。希望大神指正-With verilog written N times odd divider source code, you can refer to Ha ha ha. Great God hope corrected
<陈建祥> 在 2025-06-09 上传 | 大小：171kb | 下载：0

[VHDL编程] eetop.cn_fifouart_latest.tar

说明：用Verilog编写的带FOFI的UART model，比较好(FOFIUART model wrote by Verilog coding)
<jackey527 > 在 2025-06-09 上传 | 大小：171kb | 下载：0