[VHDL编程] dt-VHDL

说明：电梯控制器的功能 　　本电梯控制器分为主控制器和分控制器。主控制器是电梯内部的控制器，每个楼层有一个分控制器。主控制器的功能： 　　（1）完成16个楼层多用户的载客服务控制。 　　（2）电梯运行时显示电梯的运行方向和所在的楼层。 　　（3）当电梯到达选择的楼层时，电梯自动开门。 　　（4）具有提前关电梯门和延时关电梯门的功能。 　　（5）响应分控制器的有效请求，如果到达有请求的楼层，电梯自动开门。 　　 分控制器的功能： 　　（1）显示电梯的运行状态和所在的楼层。
<que> 在 2025-06-11 上传 | 大小：160kb | 下载：0

[VHDL编程] FPGAsheji

说明：VHDL有关源代码 ，设计一般常用的器件 -VHDL source code related to the design of the devices commonly used
<q> 在 2025-06-11 上传 | 大小：160kb | 下载：0

[VHDL编程] Verilog+130

说明：verilog例子，有130多个，值得参考，新手很有帮助-Verilog example, there are more than 130, it is also useful, very helpful to novice
<付铜> 在 2025-06-11 上传 | 大小：160kb | 下载：0

[VHDL编程] Verilog130

说明：Verilog设计130，非常有用 对初学者尤其有帮助-Verilog design 130, is very useful especially helpful for beginners
<cuncaoxin> 在 2025-06-11 上传 | 大小：160kb | 下载：0

[VHDL编程] verilog-Perl-3.120.tar

说明：Verilog Parser in Perl
<prakash> 在 2025-06-11 上传 | 大小：160kb | 下载：0

[VHDL编程] counter1

说明：带复位和时钟使能的十进制计数器 verilo 描述-With reset and clock enable verilo descr iption of the decimal counter
<pan> 在 2025-06-11 上传 | 大小：160kb | 下载：0

[VHDL编程] DE2_70_TV

说明：基于NIOS II的电视视频处理工程文件，很完整。-NIOS II on TV video processing project file, it is complete.
<高天天> 在 2025-06-11 上传 | 大小：160kb | 下载：0

[VHDL编程] ModelSimdeyongfa

说明：这是ModelSim软件建立工程、仿真的简单快捷方法，是我的总结，希望可以帮助想要使用ModelSim做仿真的朋友-This is the ModelSim software to establish engineering, simulation of a simple and speedy way is my conclusion, I hope to help do you want to use the ModelSim simulation of a friend
<战神> 在 2025-06-11 上传 | 大小：160kb | 下载：0

[VHDL编程] clock_generator

说明：clock generator verilog代码，供大家参考-clock generator verilog code for your reference
<袁科学> 在 2025-06-11 上传 | 大小：160kb | 下载：0

[VHDL编程] basicVerilog

说明：采用verilog编写的一些常用基本功能模块，带有PDF说明文档-Verilog prepared using some common basic function modules, with a PDF documentation
<张建> 在 2025-06-11 上传 | 大小：160kb | 下载：0

[VHDL编程] clock_generator

说明：基于FPGA的时间转换器的一个ISE工程，使用verilog语音-Converter based on FPGA time a ISE project, use the verilog voice
<leo> 在 2025-06-11 上传 | 大小：160kb | 下载：0

[VHDL编程] VHDLdepinlvji

说明：基于VHDL的数字频率计的设计.pdf 基于VHDL的频率计设计 很好用的 希望要用的同志来下载 -基于VHDL的频率计设计 很好用的 希望要用的同志来下载
<李华> 在 2025-06-11 上传 | 大小：160kb | 下载：0