[VHDL编程] 8051inVHDL

说明：一个8051的VHDL代码，可完整编译， 但不保证版图映射成功，可作为设计微处理器的参考-a 8051 VHDL code can be compiled integrity, but it does not guarantee success territory mapping, the microprocessor can be used as a reference design
<韩红> 在 2025-06-11 上传 | 大小：159kb | 下载：0

[VHDL编程] xst3_video

说明：基于XILINX的XC3系列FPGA的VGA控制器的VHDL源程序。-based on the XC3 XILINX FPGA series VGA controller VHDL source.
<xuphone> 在 2025-06-11 上传 | 大小：159kb | 下载：0

[VHDL编程] 20073281701343812

说明：六层的电梯控制系统 用VHDL描述同时还附有系统仿真图形
<key > 在 2025-06-11 上传 | 大小：159kb | 下载：0

[VHDL编程] verilog_examples_resource_code

说明：ARM_显示器_键盘_源代码\verilog examples resource code-Keyboard _ _ ARM_ display the source code verilog examples resource code
<JACOB> 在 2025-06-11 上传 | 大小：159kb | 下载：0

[VHDL编程] state-machine

说明：Verilog HDL编写的简单状态机程序。-The Verilog HDL written a simple state machine program.
<陈> 在 2025-06-11 上传 | 大小：160kb | 下载：0

[VHDL编程] pailiezuhe

说明：基于fpga的多功能数字钟，并且用1602显示，24小时，可调时，分，秒-Fpga-based multi-function digital clock, and with the 1602 show, 24 hours, adjustable hours, minutes, seconds
<水茜> 在 2025-06-11 上传 | 大小：160kb | 下载：0

[VHDL编程] step

说明：步进电机控制的FPGA代码，包括方向控制模块、激磁方式选择模块、定位模块以及输出脉冲。在Xilinx ISE 14.2环境下仿真验证过。-FPGA code stepper motor control, including directional control the module excitation mode selection module, positioning module, and the output pulse.
<刘开发> 在 2025-06-11 上传 | 大小：160kb | 下载：0

[VHDL编程] CIC_filter_implement

说明：实现CIC抽取滤波器，在多速率通信中经常需要用到的CIC抽取滤波器-CIC decimation filter implemented in the multi-rate communications often need to use the CIC decimation filter
<雷> 在 2025-06-11 上传 | 大小：160kb | 下载：0

[VHDL编程] clock_generator

说明：802.11a时钟产生、分频模块，verilog源码-802.11a clock generator, frequency module, verilog source
<阿毛> 在 2025-06-11 上传 | 大小：160kb | 下载：0

[VHDL编程] detector-(1110010)

说明：序列检测器（1110010）设计 ，Quartus 10.0+modelsim 6.5SE联仿真报告形式-Sequence Detector (1110010) designs, simulation with Quartus 10.0+ modelsim 6.5SE ， reports
<dailanfeng> 在 2025-06-11 上传 | 大小：160kb | 下载：0

[VHDL编程] 32mto1m

说明：主要实现将32Mhz的时钟，通过一个触发信号将其分成1Mhz的互补信号，总共十个周期的，十个周期后输出为零-The main achievement of the clock 32Mhz by a trigger signal will be divided into complementary signals 1Mhz, for a total of ten cycles, after ten cycles output is zero
<张轩涛> 在 2025-06-11 上传 | 大小：160kb | 下载：0

[VHDL编程] DC-motor-speed-test

说明：1、掌握直流电机的工作原理。 2、了解开关型霍尔传感器的工作原理和使用方法。 3、掌握电机测速的原理。 -DC motor speed test
<漆广文> 在 2025-06-11 上传 | 大小：160kb | 下载：0