[VHDL编程] MAX_II_board_schematics

说明：max ii CPLD 开发板的原理图。 CPLD硬件开发好资料-schematic of max ii demo board
<张长久> 在 2025-06-12 上传 | 大小：159kb | 下载：0

[VHDL编程] shiboqi

说明：本设计基于数字示波器原理，以高速转换器件、CPLD和单片机为核心，结合直接存储器存取(DMA)技术，设计制作完成了简易数字存储示波器。此数字示波器具有实时单、双踪显示和存储、连续回放显示功能。整个设计实现了数字存储示波器的所有功能指标。-The design is based on principles of digital oscilloscopes, high-speed conversion devices, CPLD and microcontroller as the core, co
<李亚军> 在 2025-06-12 上传 | 大小：159kb | 下载：0

[VHDL编程] 5_5-filter

说明：5×5滤波器，使用Xilinx的Sytem Generator For DSP实现。滤波效果显著。-5 x5 filter, use the Generator Xilinx Sytem For DSP realized. Filtering effect is remarkable.
<helloasong> 在 2025-06-12 上传 | 大小：159kb | 下载：0

[VHDL编程] BTL-ATSCMH-UartProtocol_101112

说明：atscmh module user manual
<dohc> 在 2025-06-12 上传 | 大小：159kb | 下载：0

[VHDL编程] gaosizaosheng

说明：高斯白噪声的FPGA实现文档，讲解的比较全面。-FPGA Implementation of Gaussian white noise documents, a more comprehensive explanation.
<薛辉> 在 2025-06-12 上传 | 大小：159kb | 下载：0

[VHDL编程] DT.vhdl

说明：电梯的vhdl设计，6层楼含开关门，警报，内部请求，外部请求。-VHDL design of the elevator six floors containing switch doors, alarm, internal requests, external requests.
<雪圣> 在 2025-06-12 上传 | 大小：159kb | 下载：0

[VHDL编程] Asynchronous-clock

说明：异步时钟信号复用设计，两路数据交叉输出，当第一路帧是空帧的时候输出第二路信号数据。-Asynchronous clock signal reuse design data of the two-way cross output
<吴艳兵> 在 2025-06-12 上传 | 大小：159kb | 下载：0

[VHDL编程] para_serial

说明：利用Verilog语言实现串并转换和并串转换，方便CPU和单片机之间通信 -Verilog to implement a serial-to-parallel conversion and parallel-to-serial conversion, to facilitate communication between the CPU and the microcontroller
<郭名坤> 在 2025-06-12 上传 | 大小：159kb | 下载：0

[VHDL编程] dianti

说明：基于FPGA的六层电梯控制模型 内含波形仿真图形-FPGA-based six-story elevator control model includes a waveform simulation graphics
<chen> 在 2025-06-12 上传 | 大小：159kb | 下载：0

[VHDL编程] USB

说明：fpga的USB编程，用于借鉴USB协议的通信-fpga USB programming, learn the USB protocol for communication
<xiaolou> 在 2025-06-12 上传 | 大小：159kb | 下载：0

[VHDL编程] syn_cnter_4_ok

说明：FPGA的应用实例，简要介绍了该计算器设计的流程以及编码过程。-FPGA application examples, and a brief introduction to the process and the coding process calculator design.
<流星雨> 在 2025-06-12 上传 | 大小：159kb | 下载：0

[VHDL编程] divider

说明：fpga verilog入门经典系列完整版，下载即用:分频器-fpga verilog
<wdlpt> 在 2025-06-12 上传 | 大小：159kb | 下载：0