[VHDL编程] Watermarking_While_Preserving_The_Critical_Path.ra

说明：Watermarking While Preserving The Critical Path
<tao> 在 2025-06-14 上传 | 大小：156kb | 下载：0

[VHDL编程] clkdivverilog

说明：Verilog的时钟分频程序 基于EPM240的入门实验 特权同学-Verilog program the clock frequency of entry based on experimental privileged students EPM240
<kevin> 在 2025-06-14 上传 | 大小：156kb | 下载：0

[VHDL编程] DAC0832

说明：详细说明了如何使用八位的da0832来实现32位的高分辨，对大家很有帮助的。-Detailed descr iption of how to use eight of da0832 to achieve 32-bit high-resolution, useful to everyone.
<lixin> 在 2025-06-14 上传 | 大小：156kb | 下载：0

[VHDL编程] water

说明：一个verilog编写的流水灯例程，包含整个工程及下载文件-Written in a light water verilog routines, including the entire project and download the file
<> 在 2025-06-14 上传 | 大小：156kb | 下载：0

[VHDL编程] image-compression-system-design

说明：采用FPGA进行图像压缩处理的技术资料，适用于图像处理识别领域-FPGA learning portal specification development information
<VSPK559> 在 2025-06-14 上传 | 大小：156kb | 下载：0

[VHDL编程] UART0UART1

说明：周立功开发板的串口处理程序，能参考用用，-ZLG development board serial port handler
<林伟鹏> 在 2025-06-14 上传 | 大小：156kb | 下载：0

[VHDL编程] shuma

说明：如何设计数码管显示电路来节约输入输出口资源-How to design digital display circuit to save the input and output ports of resources
<王雄夫> 在 2025-06-14 上传 | 大小：156kb | 下载：0

[VHDL编程] Verilog-130

说明：Verilog+130例 王金明《Verilog HDL 程序设计教程》实例代码，对于初学者很实用的。-Verilog+130 cases Wang Jinming Verilog HDL programming tutorial sample code, very useful for beginners.
<wt> 在 2025-06-14 上传 | 大小：156kb | 下载：0

[VHDL编程] IP_CORE_4

说明：An example of using VHDL IP cores for the Spartan 3A Stater Kit
<Georgi> 在 2025-06-14 上传 | 大小：156kb | 下载：0

[VHDL编程] DE2_TV

说明：这样的设计将DVD视频转换成合适的格式显示在CRT/ LCD显示器。应连接一个DVD视频源，如DVD播放器，在DE2开发板上的VIDEO IN端口。应连接一个CRT/ LCD显示器的VGA端口。应在DVD视频显示在监视器上。-This design converts DVD video into a format suitable for display on a CRT/LCD monitor. A DVD video source, such as a DVD player, should
<黯魂天残> 在 2025-06-14 上传 | 大小：156kb | 下载：0

[VHDL编程] adder16b

说明：16位寄存器设计，用VHDL语言编写，用于DDS信号源中项目-16 registers design using VHDL language for DDS signal source project
<王雪华> 在 2025-06-14 上传 | 大小：156kb | 下载：0

[VHDL编程] shumaguan

说明：verilog 写的，基于CPLD 的数码管实验，输入端是430单片机，cpld做了38译码器和8位所存-verilog written CPLD-based digital tube experiments, the input is 430 single, cpld made 38 decoder and 8 kept
<王晓磊> 在 2025-06-14 上传 | 大小：156kb | 下载：0