资源列表
[VHDL编程] shejiVerilogExample
说明:Verilog 程序例子 王金明:《Verilog HDL程序设计教程》程序例子,带说明。 -Verilog procedures guo examples : "Verilog HDL Design Guide" procedures example, take note.<mingming> 在 2025-11-22 上传 | 大小:157kb | 下载:0
[VHDL编程] FPGA_Based_Multi-channels_Serial_ADC_controller.ra
说明:采用FPGA控制ADS7844进行模数转换。ADS7844 是Burr_Brown公司推出的一种高性能、宽电压、低功耗的12 b串行数模转换器。它有8个模拟输入端,可用软件编程为8通道单端输入A/D转换器或4通道差分输入A/D转换器,其转换率高达200 kHz,而线性误差和差分误差最大仅为±1 LSB。-Using FPGA control ADS7844 analog to digital conversion. ADS7844 is a Burr_Brown the company intr<Liu Bin> 在 2025-11-22 上传 | 大小:157kb | 下载:0
[VHDL编程] shuzizhongsheji
说明:s1. 所设计数字钟具有“时”、“分”、“秒”的十进制数字显示(小时从00~23)。 2. 可以进行手动校时、校分功能。 3. 能进行整点报时。从59分51秒开始每隔2秒钟连续发出四次低音“嘟。嘟、嘟、嘟”,,最后一次发出高音“嗒”。此信号响起时即达整点。 -you can see see<江畔> 在 2025-11-22 上传 | 大小:157kb | 下载:0
[VHDL编程] MY_FPGA
说明:这是我自己画的FPGA开发板,每个功能都测试过了,硬件是绝对没有问题的-This is my own painting FPGA development board, each feature is tested, and the hardware is absolutely no problem<longjinfeng> 在 2025-11-22 上传 | 大小:157kb | 下载:0
[VHDL编程] Adept SDKv1-3
说明:开发板资料,适用于赛灵思的板子,欢迎大家下载(Examine your code to determine if this port should be declared as an INOUT, or if the assignment to this port should not have been made. If this signal connects to submodules, consider the type and lower-level functionality of<超93> 在 2025-11-22 上传 | 大小:158kb | 下载:0