[VHDL编程] and2_gate

说明：这是用Verilog HDL编好的2选一数据选择器 可以直接使用 没有密码-This is made good use of Verilog HDL 1 2 election data selector can be used directly without password
<fuyuanxin> 在 2025-06-20 上传 | 大小：132kb | 下载：0

[VHDL编程] DIFPGA.RAR

说明：关键字： 基带 采样 频谱 信号 -Keywords: base-band frequency spectrum signal sampling
<w> 在 2025-06-20 上传 | 大小：132kb | 下载：0

[VHDL编程] crc_7GPGA

说明：用FPGA实现CRC算法，只用一个脉冲就能实现，比传统的移位算法大大节约时间-Using FPGA to achieve CRC algorithm, only one pulse will be able to realize, than the traditional algorithm greatly saving time shift
<冯勇> 在 2025-06-20 上传 | 大小：132kb | 下载：0

[VHDL编程] lattice

说明：本程序是用VHDL编写，用于实现点阵显示功能。-This procedure is used VHDL to prepare for the realization of dot-matrix display.
<lesslie> 在 2025-06-20 上传 | 大小：132kb | 下载：0

[VHDL编程] Codingexperimentcrcdcord

说明：编码实验Your use of Altera Corporation s design tools, logic functions and other software and tools, and its AMPP partner logic -Coding experiment
<吕旭> 在 2025-06-20 上传 | 大小：132kb | 下载：0

[VHDL编程] modelsim

说明：学习modelsim脚本仿真的绝佳范例,很强大啊-Modelsim simulation study and an excellent example of a scr ipt
<chang> 在 2025-06-20 上传 | 大小：132kb | 下载：0

[VHDL编程] Example

说明：Nanny Fpga开发板的正版测试程序，内含lcd1602液晶控制驱动程序，Ad9201模数转换器和AD5440数模转换器的驱动控制程序-Nanny Fpga Development Board of the Genuine test procedures, including control lcd1602 LCD driver, Ad9201 ADC and DAC AD5440 driver control procedures
<zhijun> 在 2025-06-20 上传 | 大小：132kb | 下载：0

[VHDL编程] sin_vhdl

说明：由可编程器件控制的信号发生器可输出正弦波、方波、锯齿波，其频率可调。能输出正 弦波、方波、锯齿波的组合波形，且组合波形的频率可调。还能输出占空比和频率可调的方 波。-Controlled by a programmable device signal generator can output sine wave, square wave, sawtooth wave, its frequency is adjustable. Be able to output sine wave, sq
<chen> 在 2025-06-20 上传 | 大小：132kb | 下载：0

[VHDL编程] design_checklist

说明：the checklist of FPGA design
<Nguyen Quoc Viet> 在 2025-06-20 上传 | 大小：132kb | 下载：1

[VHDL编程] 8b10b_encdec_latest[1].tar

说明：Serial peripheral interface for M68HC11 compatible
<hr> 在 2025-06-20 上传 | 大小：132kb | 下载：0

[VHDL编程] qts_qii55002

说明：ALTERA on chip fifo. this document is from altera. good resouce
<李林> 在 2025-06-20 上传 | 大小：132kb | 下载：0

[VHDL编程] 60

说明：模为24进制计数器的VHDL语言代码，开发环境可以是Quartus 2软件-24 binary counter module VHDL language code, development environment, Quartus 2 software can be
<郭盼鹏> 在 2025-06-20 上传 | 大小：132kb | 下载：1