[VHDL编程] dsfs

说明：扫描信号从C3 ～C0送入,信号依序为1000 ->0100 ->0010 -> 0001->1000 循环,当扫描信号为1000时,则扫描第0行中的四个按键. 扫描信号为0100时,则扫描第1行中的四个按键, 以此类推.如果有按键被按下,则R3～R0的输出信号中会有一个为1,但我们还是是无法确定哪一个键被按下,必須要从R3 ～R0 的输出信号与C3～C0的-scan signal from C0 to C3 into the signal in order of 100
<杨要强> 在 2025-06-23 上传 | 大小：110kb | 下载：0

[VHDL编程] EDK_timer_ex

说明：EDK_timer_ex定时器计数器的开发 -EDK_timer_ex timer counter Development
<杨明> 在 2025-06-23 上传 | 大小：110kb | 下载：1

[VHDL编程] firISPdesign

说明：fir ISP design fir VHDL VHDL编程滤波的硬件描述语言实现，包括VHDL语言和verilog语言-fir fir VHDL design ISP programming VHDL hardware descr iption of the filter language , including the VHDL language and verilog
<xiong> 在 2025-06-23 上传 | 大小：110kb | 下载：0

[VHDL编程] verilong-example

说明：vhdl语言例程学习，，初学者适用的书籍-vhdl language routines suitable for beginners to learn the books
<王新锐> 在 2025-06-23 上传 | 大小：111kb | 下载：0

[VHDL编程] DC_MOTO_V1_0

说明：FPGA直流步进电机驱动程序，verilog编写-driver for DC moto controled by FPGA
<Jeff_yin> 在 2025-06-23 上传 | 大小：111kb | 下载：0

[VHDL编程] DDR_TEST_OK

说明：接口DDR2读写测试模块，好用，测试正确-Interface DDR2 read and write test module， ，test correctly
<于工> 在 2025-06-23 上传 | 大小：111kb | 下载：0

[VHDL编程] examples

说明：一些常见的Verilog HDL 例程，入门级学习者使用-Some common Verilog HDL examples
<苏仪> 在 2025-06-23 上传 | 大小：111kb | 下载：0

[VHDL编程] VHDL_paobiao

说明：用VHDL语言设计一个跑表，计时范围为59.99秒。-Write a time range using VHDL language to 59.99 seconds in the stopwatch
<wangcong> 在 2025-06-23 上传 | 大小：111kb | 下载：0

[VHDL编程] Verilog 150 classical examples

说明：FPGA VerilogHDL程序设计的150个经典实例，实用的FPGA学习与开发参考资料。(150 classical examples of FPGA VerilogHDL programming)
<ts_ear > 在 2025-06-23 上传 | 大小：111kb | 下载：0

[VHDL编程] vhdl_rand

说明：Linear Feedback Shift Register (LFSR)/Random number generator
<sheldon01 > 在 2025-06-23 上传 | 大小：111kb | 下载：0

[VHDL编程] keypad

说明：switch code for lpc2148 software used:keil
<bunny@ > 在 2025-06-23 上传 | 大小：111kb | 下载：0

[VHDL编程] Verilog的150个经典设计实例

说明：非常有用的verilog的150个经典编程实例(150 classic programming examples of Verilog)
<叫我小白呀> 在 2025-06-23 上传 | 大小：111kb | 下载：0