[VHDL编程] and_2

说明：自己设计的一个简单的与门设计。新手初学，请多多指教。-own design with a simple design of the door. Novice beginner, please exhibitions.
<jk> 在 2025-06-25 上传 | 大小：99kb | 下载：0

[VHDL编程] sheji

说明：verilog设计练习进阶 对初学者来说 是对所学知识不错的检验 让你在思考问题的同时所获更多-Advanced Verilog Design practice for beginners is a good knowledge of the test so that you are thinking at the same time received more
<唐星> 在 2025-06-25 上传 | 大小：99kb | 下载：0

[VHDL编程] cntl_ddr3(xilinx)

说明： xilinx ddr3最新VHDL代码,通过调试-xilinx ddr3 latest VHDL code through debugging
<zhang chi> 在 2025-06-25 上传 | 大小：99kb | 下载：0

[VHDL编程] detecter

说明：这是序列检测器。串行序列产生是指根据时钟和相应的控制信号，产生稳定的单bit输出信号；监测器指根据相应时钟输入的电平序列，监测该序列中是否存在预设的序列，无论从第几个输入开始，只要存在，总能监测到。监测到予以标示。-This is the sequence detector. Have a serial sequence is defined as the clock and the corresponding control signal, producing a stable single-
<徐芬> 在 2025-06-25 上传 | 大小：99kb | 下载：0

[VHDL编程] AE56-xxxx(1)

说明：microSD卡资料.开发可以参考。 -microSD card information. development can refer to.
<casual> 在 2025-06-25 上传 | 大小：99kb | 下载：0

[VHDL编程] Key-200893142940130

说明：关于地铁售票的一些功能 基于自动买票的VHDL设计程序 比较经典-Subway ticket on some of the features of the VHDL-based auto-buying classic design procedure
<小震> 在 2025-06-25 上传 | 大小：99kb | 下载：0

[VHDL编程] Key

说明：具有桥式结构的传感器很多，如利用应变原理、磁电阻原理和其他变电阻原理的传感器，可以实现对压力、位移、加速度、磁场等物理量的测试。这种结构的差分输出可以增加灵敏度，也有一定抵消外加干扰的能力。而且有的虽不是差分输出，比如电阻分压式的输出，可以认为是“半桥”，我们还可以人为的加上另一半，即加上一对精密电阻和一个电位器组成另一个分压电路，形成差分输出。每次调节电位器使差分输出为0，抵消零磁电压。-Bridge structure with many sensors, such as the use o
<song> 在 2025-06-25 上传 | 大小：99kb | 下载：0

[VHDL编程] SPI

说明：VHDL SPI 用于实现SPI通信回传，方便大家学习交流，谢谢各位网友支持
<赵安东> 在 2025-06-25 上传 | 大小：100kb | 下载：0

[VHDL编程] Sim_model

说明：this the simulation model for nand flash-this is the simulation model for nand flash
<shubham> 在 2025-06-25 上传 | 大小：100kb | 下载：0

[VHDL编程] 8bits

说明：用Verilog语言模拟的8位优先编码器，可作为课堂作业实用，是完整工程代码-Using Verilog language simulation of the 8 priority encoder, can be used as a classroom operation, is a complete code
<ww> 在 2025-06-25 上传 | 大小：100kb | 下载：0

[VHDL编程] frequency-meter

说明：包含的vhdl文件能够测量频率，并包含需要仿真的图形- files of compressed package can measure the frequency of VHD
<Jack> 在 2025-06-25 上传 | 大小：100kb | 下载：0

[VHDL编程] QPSK_v

说明：1-bit QPSK code for verilog.
<Kashif> 在 2025-06-25 上传 | 大小：100kb | 下载：0