[VHDL编程] CummingsSNUG2002SJ_FIFO2

说明：Simulation and Synthesis Techniques for Asynchronous FIFO Design2
<王> 在 2025-06-25 上传 | 大小：99kb | 下载：0

[VHDL编程] Lab7_pencode83

说明：8-3优先编码器的设计与实现.8-3优先编码器的真值表，本实验中用Verilog语句来描述.-Design and implementation of 8-3 priority encoder.8-3 priority encoder truth table, use the Verilog statement in this experiment to describe.
<penglx1803> 在 2025-06-25 上传 | 大小：99kb | 下载：0

[VHDL编程] Lab9_adder4a

说明：4位加法器的设计与实现.4位加法器框图，本实验中用Verilog语句来描述.nexy3.-With the implementation of.4 bit adder block design of 4 bit adder, the Verilog statement in this experiment to describe.Nexy3
<penglx1803> 在 2025-06-25 上传 | 大小：99kb | 下载：0

[VHDL编程] xilinx_DDR3-ctl_code

说明：VHDL语言，xilinx,ddr3 控制代码，已实现-VHDL xilinx DDR3ctl code
<朱陈喜> 在 2025-06-25 上传 | 大小：99kb | 下载：0

[VHDL编程] FPGA_dots

说明：关于VHDL和verilog的点阵显示程序，很好的例程，值得参考。-Dot-matrix display on VHDL and verilog program, a very good routine, a good reference.
<毛超> 在 2025-06-25 上传 | 大小：99kb | 下载：0

[VHDL编程] TLC5620_verilog

说明：LC5620是TI公司的DA转换芯片， 下面的代码实现的简单的DA转换功能。 说明：数码管1显示通道， 数码管2显示RNG值，数码管3和4显示CODE值。按键1切换通道，按键2改变RNG值(0或1)，按键3改变CODE值，按键4未使用。-LC5620 is TI s DA converter chip, simple DA conversion function following code to achieve. Descr iption: a digital display channel,
<chendawei> 在 2025-06-25 上传 | 大小：99kb | 下载：0

[VHDL编程] decoder

说明：学习使用结构描述方法（层次设计），设计4位二进制计数器7段数码显示译码器；学习和掌握模块例化语句应用。-Learn to use the structure described methods (hierarchical design), design 4 binary counter 7-segment display decoder learn and master module instantiation statement applications.
<YINJIE> 在 2025-06-25 上传 | 大小：99kb | 下载：0

[VHDL编程] pro11

说明：异步fifo设计，使从B发送的数据能被A正确接收-Asynchronous fifo design, so that the data can be sent B to A is correctly received
<黄晓敏> 在 2025-06-25 上传 | 大小：99kb | 下载：0

[VHDL编程] DULE-RAM

说明：基于VERILOG的双口ram例子，比较简单，不是很复杂，入门了解就可以了。-Based on dual port ram VERILOG example, the relatively simple, not very complicated, entry understand it.
<张是非> 在 2025-06-25 上传 | 大小：99kb | 下载：0

[VHDL编程] module-DE0

说明：verilog code for fpga pattern of letters.
<ceren> 在 2025-06-25 上传 | 大小：99kb | 下载：0

[VHDL编程] diffofsignalandvariable

说明：How signals and variables are declared and used in vhdl
<Arun Kumar> 在 2025-06-25 上传 | 大小：99kb | 下载：0

[VHDL编程] tristate_dr

说明：Hardware descr iption language for combinational circuit tristate driver how it is implemented
<Arun Kumar> 在 2025-06-25 上传 | 大小：99kb | 下载：0