[VHDL编程] 12

说明：用FPGA进行等精度频率和相位差测量的程序，本程序是在EPEC6Q240C8下的程序-Carried out with the FPGA such as the frequency and phase measurement precision of the procedure, this procedure was the procedure under the EPEC6Q240C8
<billy1988> 在 2025-06-26 上传 | 大小：88kb | 下载：0

[VHDL编程] ntc

说明：NTC电阻在VERILOG HDL中的曲线表，使用1MA恒流源供电，用AD对其采集电压，并以12BIT形式输出查表即可达到实际温度值，本表占用450个12位存储单元-NTC resistor VERILOG HDL in the curve of the table, use the 1MA current source power supply voltages were collected with AD and in the form of the output look-up table
<chenwl> 在 2025-06-26 上传 | 大小：88kb | 下载：0

[VHDL编程] ICDesignVHDLTutorial

说明：《集成电路设计VHDL教程》一书中的源文件，都是VHD格式的！-" IC Design VHDL Tutorial," a book of the source file is VHD format!
<hfutpsh> 在 2025-06-26 上传 | 大小：88kb | 下载：0

[VHDL编程] fpga111

说明：基于FPGA步电机毕业设计的开通报告，共享给大家，希望有用-Step Motor Based on FPGA opening graduation report, shared with us the hope that useful
<王明> 在 2025-06-26 上传 | 大小：88kb | 下载：0

[VHDL编程] ss

说明：Verilog i2c 实例 有点粗糙 用VHDL设计交通灯控制器.doc-sss
<谭腾飞> 在 2025-06-26 上传 | 大小：88kb | 下载：0

[VHDL编程] sdram_ctrl.tar

说明：sdram controller VHDL source code
<datonglii> 在 2025-06-26 上传 | 大小：88kb | 下载：0

[VHDL编程] Hspicegramar

说明：HSPICE 语法介绍 国外人经常用的 我靠这么长-Introduction HSPICE syntax often used by foreign
<yuxiang> 在 2025-06-26 上传 | 大小：88kb | 下载：0

[VHDL编程] 9B96_EB_V1.0

说明：ARM Cortex-M3（LM3S9B96） + MAX II CPLD（EPM1270） 实验板原理图-ARM Cortex-M3 (LM3S9B96)+ MAX II CPLD (EPM1270) test board schematic
<绿风> 在 2025-06-26 上传 | 大小：88kb | 下载：0

[VHDL编程] clock-synchronized-registers

说明：一般来说，CPU的读写时钟会引入到PLD中，笔者利用CPU的读写时钟实现同步读写寄存器，提高设计的可靠性。因此这种建模方式是推荐的CPU读写PLD寄存器建模方式-In general, CPU clock will read and write the introduction to the PLD, the author uses the CPU to read and write clock synchronized read and write registers, improve des
<李拉> 在 2025-06-26 上传 | 大小：88kb | 下载：0

[VHDL编程] iic_verilog

说明：iic 程序 用verilog语言编写，可以直接使用-iic program using verilog language, can be used directly
<weizuox> 在 2025-06-26 上传 | 大小：88kb | 下载：0

[VHDL编程] basketball

说明：30秒篮球倒计时设计程序源码及仿真原码，下载即可用-30 basketball countdown procedures and simulation of the original source code
<ant> 在 2025-06-26 上传 | 大小：88kb | 下载：0

[VHDL编程] 81mux

说明：verilog code for 8:1mux
<priyadharsini> 在 2025-06-26 上传 | 大小：88kb | 下载：0