[VHDL编程] PipelineSim

说明：用verilog编写的简单流水线CPU，指令集根据DLX指令集修改而来。只支持定点操作.-Verilog prepared by the simple lines with a CPU, instruction set modified from under the DLX instruction set. Supports only fixed-point operation.
<john> 在 2026-01-10 上传 | 大小：67kb | 下载：0

[VHDL编程] PID-CPLD

说明：文章描述是关于智能PID的CPLD实现形式，内容详实，极具参考价值-The article describes the CPLD on Intelligent PID forms of informative, has great reference value
<chenfei> 在 2026-01-10 上传 | 大小：67kb | 下载：0

[VHDL编程] DW8051

说明：dw8051 verilog 源代码，包括cpu的各个模块定义，实现。可综合IP软核-dw8051 verilog
<王彬> 在 2026-01-10 上传 | 大小：67kb | 下载：0

[VHDL编程] Verilog-codes-for-common-use

说明：包含了几乎所有常用的Verilog的代码，方便所有初学者学习-It includes most codes of Verilog for common use and it is convenient for green hands
<chenkun> 在 2026-01-10 上传 | 大小：67kb | 下载：0

[VHDL编程] VHDL

说明：virtex-5 库声明代码 VHDL版本 完整的原语示例代码-virtex-5 library declaration versions of the complete VHDL code sample code primitives
<陈昊昌> 在 2026-01-10 上传 | 大小：67kb | 下载：0

[VHDL编程] 2.1.5P4-Adder-VHDL-and-Waveform

说明：p4_adder 奔腾4cpu的加法器,包括carry selectadder carry generator -p4_adder Pentium 4cpu adder includes carry selectadder carry generator
<young> 在 2026-01-10 上传 | 大小：67kb | 下载：0

[VHDL编程] vm80a_rev10j

说明：V80, 8080 microprocessor source code, vhdl, schematic and so on
<Astral> 在 2026-01-10 上传 | 大小：67kb | 下载：0

[VHDL编程] MUX2_4bit

说明：数字设计和计算机体系结构-用verilog语言完成4位二选一数据选择器的设计-Digital design and computer architecture- complete the four alternatives with verilog language data selector design
<FANFAN> 在 2026-01-10 上传 | 大小：67kb | 下载：0

[VHDL编程] eetop.cn_FIFO_Buffer

说明：异步FIFO的Verilog程序及其测试程序(FPGA/Verilog FIFO_ASYN)
<半岛铁盒 > 在 2026-01-10 上传 | 大小：67kb | 下载：0

[VHDL编程] Xilinx的增量编译技术

说明：增量编译技术，其基本原理就是根据前一次编译的结果，只重新编译部分修改过设计，其它部分则沿用前一次编译的结果，这样就可以缩短总体的编译时间(Incremental compilation technology, the basic principle is based on the results of the previous compilation, only re-editing part of the modified design, the other part is based on
<小旦 > 在 2026-01-10 上传 | 大小：67kb | 下载：0

[VHDL编程] Lab4

说明：布斯(Booth)乘法器是一種透過編碼後再運算所得到較佳效能乘法器 請嘗試描述說明 1. 布斯乘法器原理 2. 布斯乘法器組成架構 3. 並嘗試完成布斯乘法器(The Booth multiplier is a better performance multiplier that is encoded and then computed Please try to describe the descr iption 1. Booth multiplier principle Boo
<dhfryytj > 在 2026-01-10 上传 | 大小：67kb | 下载：0

[VHDL编程] aes-master

说明：aes master by vhdl code and decode
<Nguyen Nam> 在 2026-01-10 上传 | 大小：67kb | 下载：0