[VHDL编程] HDL_design_stile

说明：HDL编码风格与编码指南. 包括: 1.命名规则 2.编码指导-HDL coding style and coding guidelines. Include: 1. Naming rules 2. Coding guide
<mis_hey> 在 2025-06-22 上传 | 大小：62kb | 下载：0

[VHDL编程] jiao_tong

说明：关于红绿指示灯的源代码，用FPGA实现控制交通指示灯。-Red and green indicator light on the source code, with the FPGA to achieve control over the traffic lights.
<萤火虫> 在 2025-06-22 上传 | 大小：62kb | 下载：0

[VHDL编程] Writingspecifications_vhdl

说明：关于vhdl及hdl的一些书写规范及特别注意点，可以解决一些不必要的麻烦-With regard to writing vhdl and hdl some of the specifications and special attention to points that can solve some unnecessary trouble
<萤火虫> 在 2025-06-22 上传 | 大小：62kb | 下载：0

[VHDL编程] SystemVerilogImplicitPorts

说明：The Accellera SystemVerilog language[3] includes two new features designed to remove much of the tedium and verbosity related to building top-level ASIC and FPGA designs from instantiated sub-blocks. These enhancements permit one of two forms of
<陈斌> 在 2025-06-22 上传 | 大小：62kb | 下载：0

[VHDL编程] ElectronicClockandsimulationwithVHDL

说明：电子时钟VHDL程序与仿真。包括:10进制计数器设计与仿真,6进制计数器设计与仿真,24进制计数器设计与仿真.-Electronic Clock and simulation of VHDL program. Includes: 10 binary counter design and simulation, 6 binary counter design and simulation, 24 binary counter design and simulation.
<Zhu> 在 2025-06-22 上传 | 大小：62kb | 下载：0

[VHDL编程] fsk

说明：vhddl implementation of frequency shift keying
<samq> 在 2025-06-22 上传 | 大小：62kb | 下载：0

[VHDL编程] VHDL

说明：VHDL语言程序设计及应用的源代码。包括2-12章的内容。内有一个应用实例：数字密码引爆器的设计。-VHDL language and application programming source code. Including the contents of Chapter 2-12. There are a practical example: the design of digital code detonator.
<deng wensi> 在 2025-06-22 上传 | 大小：62kb | 下载：0

[VHDL编程] lcddispay

说明：这个文件是ISE文件，里面描述了一个四位数码管的动态显示程序-This file is the ISE file, which describes a four digital control of dynamic display program
<maohuhua> 在 2025-06-22 上传 | 大小：62kb | 下载：0

[VHDL编程] fir

说明：FIR Filter Fits in an FPGA using a Bit Serial Approach
<mm> 在 2025-06-22 上传 | 大小：62kb | 下载：0

[VHDL编程] sdram_models

说明：MICRON公司SDRAM的各种仿真模型，可以用于各种仿真环境-sdram simulation model
<oaksun> 在 2025-06-22 上传 | 大小：62kb | 下载：0

[VHDL编程] DCT_IDCT

说明：verilog code for DCT and IDCT (JPEG)
<Dang Tien Dat> 在 2025-06-22 上传 | 大小：62kb | 下载：0

[VHDL编程] alu

说明：this is source code in verilog for arithmatic logic unit for RISC cpu
<Harshit B J> 在 2025-06-22 上传 | 大小：62kb | 下载：0