[VHDL编程] AVR_Core.tar

说明：vhdl语言编写的AVR单片机IP核，里面有testbench和说明文档。-VHDL language AVR Single Chip IP core, there are Testbench and documentation.
<blur> 在 2025-06-21 上传 | 大小：58kb | 下载：0

[VHDL编程] add_eight

说明：用VHDL写的一个8位全加器的实验程序,供新手参考-Use VHDL to write an 8-bit full adder of the experimental procedures
<陈阿水> 在 2025-06-21 上传 | 大小：58kb | 下载：0

[VHDL编程] dianzizhong

说明：电子时钟程序设计与仿真验证，VHDL语言-Clock Electronics Design and Simulation, VHDL language
<DAVID> 在 2025-06-21 上传 | 大小：58kb | 下载：0

[VHDL编程] simulation_of_blocking_rate

说明：无线通信中阻塞率的仿真，排队论相干理论讲解-Blocking rate in wireless communications simulation, queuing theory coherent theory to explain! ! ! !
<张林> 在 2025-06-21 上传 | 大小：58kb | 下载：0

[VHDL编程] vhdl3

说明：电子时钟VHDL程序与仿真的vhdl源代码-Electronic clock and simulation of VHDL procedures vhdl source code
<胡爱军> 在 2025-06-21 上传 | 大小：58kb | 下载：0

[VHDL编程] Altiumdesigner6

说明：一个可以在Altium designer 6 中导入（图片）BitMapConvertVer130的小程序-One can import Altium designer 6 (picture) BitMapConvertVer130 a small program
<张恒星> 在 2025-06-21 上传 | 大小：58kb | 下载：0

[VHDL编程] clock

说明：这是一个电子时钟的VHDL语言程序，非常好，注释也比较清晰，它包括电子时钟的所有功能。-This is an electronic clock VHDL language program, very good, the Notes are also clear, which includes all the features of the electronic clock.
<廖昭师> 在 2025-06-21 上传 | 大小：58kb | 下载：0

[VHDL编程] trafficlight

说明： 设计一个十字路口的交通灯控制系统，用实验平台上的LED发光二极管显示车辆通过的方向（东西和南北各一组），用数码管显示该方向的剩余时间。要求：工作顺序为东西方向红灯亮45秒，前40秒南北方向绿灯亮，后5秒黄灯亮。然后南北方向红灯亮45秒，前40秒东西方向绿灯亮，后5秒黄灯亮。依次重复。有紧急事件时允许将某方向一直开绿灯或者开红灯，另外允许特定情况两方向均为红灯，车辆禁行，比如十字路口恶*通事故时，东西，南北两个方向均有两位数码管适时显示该方向亮灯时间。-Function of the real
<方小飞> 在 2025-06-21 上传 | 大小：58kb | 下载：0

[VHDL编程] PULSEWIDTH

说明：一个关于脉冲宽度的VHDL实例，对于VHDL语言的学习者很有帮助。-Pulse width on the VHDL example, the VHDL language learners helpful.
<dalchan> 在 2025-06-21 上传 | 大小：58kb | 下载：0

[VHDL编程] 61EDA_D1116

说明：A PLD Based Delta-Sigma DAC Delta-Sigma modulation is the simple, yet powerful, technique responsible for the extraordinary performance and low cost of today s audio CD players. The simplest Delta-Sigma DAC consists of a Delta-Sigma modulat
<郭晨> 在 2025-06-21 上传 | 大小：58kb | 下载：0

[VHDL编程] s2p

说明：一个很好的串并转换verilog代码，带有modelsim仿真文件-very good
<杨经纬> 在 2025-06-21 上传 | 大小：58kb | 下载：0

[VHDL编程] divid

说明：一个ISE下的简单分频器设计，通过led显示设计结果-Under a simple divider ISE design, through design led display
<曹晶> 在 2025-06-21 上传 | 大小：58kb | 下载：0